文献

J-GLOBAL ID：201802281065164621   整理番号：18A1044349

スルーチップインタフェイスを用いた3次集積によるスケーラブルなディープニューラルネットワーク加速器コア【JST・京大機械翻訳】

Scalable deep neural network accelerator cores with cubic integration using through chip interface

著者 (8件)： Sakamoto Ryuichi (Graduate School of Information Science and Technology, The University of Tokyo, Bunkyo-ku, Japan) ,  Takata Ryo (Graduate School of Information Science and Technology, The University of Tokyo, Bunkyo-ku, Japan) ,  Ishii Jun (Graduate School of Information Science and Technology, The University of Tokyo, Bunkyo-ku, Japan) ,  Kondo Masaaki (Graduate School of Information Science and Technology, The University of Tokyo, Bunkyo-ku, Japan) ,  Nakamura Hiroshi (Graduate School of Information Science and Technology, The University of Tokyo, Bunkyo-ku, Japan) ,  Ohkubo Tetsui (Department of Information and Computer Science, Keio University, Yokohama, Japan) ,  Kojima Takuya (Department of Information and Computer Science, Keio University, Yokohama, Japan) ,  Amano Hideharu (Department of Information and Computer Science, Keio University, Yokohama, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISOCC  ページ： 155-156  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： Deepニューラルネットワーク(DNN)技術における最近の進歩により,認識と推論アプリケーションは,モバイル組込みシステム上で実行することが期待されている。高性能で電力効率の高いDNNエンジンの開発は,組込みシステムの重要な課題の一つになっている。DNNアルゴリズムや構造は頻繁に更新されるので,様々なタイプのネットワークを扱うための柔軟性と性能スケーラビリティはDNN加速器設計の重要な要件である。本論文では,いくつかの処理コア,オンチップメモリモジュール,およびThruChipインタフェイス(TCI)から成る,SNACC(Scalable Neuro Accelerator Core)と呼ばれる柔軟でスケーラブルなCNN加速器のアーキテクチャとLSI設計について述べた。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： アルゴリズム ,  *ニューラルネットワーク ,  電力効率 ,  柔軟性 ,  携帯電話 ,  応用プログラム ,  計算機アーキテクチャ ,  *加速器 ,  *インタフェイス ,  *ネットワーク ,  組込みシステム ,  *ディープニューラルネットワーク
準シソーラス用語： LSI設計 , 【Automatic Indexing@JST】

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  計算機網  (JC03000K)

タイトルに関連する用語 (4件)： 集積 ,  ディープニューラルネットワーク ,  加速器 ,  コア