文献

J-GLOBAL ID：201802282377996356   整理番号：18A1044403

0.18μm CMOS技術による内蔵クロックを持つマルチチャネルマルチギガビットPRBS発生器【JST・京大機械翻訳】

Multi-channel multi-gigabit PRBS generator with a built-in clock in 0.18-μm CMOS technology

著者 (5件)： Wu Chi-Hsien (Department of Electronics Engineering, National Kaohsiung University of Applied Sciences, Kaohsiung City, Taiwan) ,  Jou Jau-Ji (Department of Electronics Engineering, National Kaohsiung University of Applied Sciences, Kaohsiung City, Taiwan) ,  Ting Hsin-Wen (Department of Electronics Engineering, National Kaohsiung University of Applied Sciences, Kaohsiung City, Taiwan) ,  Chu Shao-I (Department of Electronics Engineering, National Kaohsiung University of Applied Sciences, Kaohsiung City, Taiwan) ,  Liu Bing-Hong (Department of Electronics Engineering, National Kaohsiung University of Applied Sciences, Kaohsiung City, Taiwan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISOCC  ページ： 276-277  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,内蔵クロックを有する並列擬似ランダムビットシーケンス(PRBS)発電機回路を,0.18μm CMOS技術において設計した。高速動作のために,電流モード論理(CML)を回路に使用した。PRBS発電機では,4チャネル2Gb/sと2チャネル4Gb/sのPRBS信号を発生できる。チップの電力消費は電源の1.8Vで554.3mWであり,チップ面積は1.196~1.01mm2である。PRBS発電機は,マルチレベル変調と多チャネル伝送試験に適している。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： 電力消費 ,  *チャネル ,  CMOS ,  *クロック
準シソーラス用語： *マルチチャネル ,  マルチレベル ,  チップ面積 ,  CML【IC】 ,  再生器 ,  *内蔵 , 【Automatic Indexing@JST】

分類 (2件)： 発振回路  (NC05020Y) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： CMOS技術 ,  クロック ,  発生器