文献

J-GLOBAL ID：201802283364479054   整理番号：18A0443076

高密度チップ積層のための超微細ピッチバイアスによるTSVウエハの反りと応力に関する研究【Powered by NICT】

Study on warpage and stress of TSV wafer with ultra-fine pitch vias for high density chip stacking

著者 (4件)： Che F.X. (Institute of Microelectronics, A*STAR (Agency for Science, Technology and Research), 2 Fusionopolis Way, #08-02 Innovis Tower, Singapore 138634) ,  Xie L. (Institute of Microelectronics, A*STAR (Agency for Science, Technology and Research), 2 Fusionopolis Way, #08-02 Innovis Tower, Singapore 138634) ,  Chen Z.H. (Institute of Microelectronics, A*STAR (Agency for Science, Technology and Research), 2 Fusionopolis Way, #08-02 Innovis Tower, Singapore 138634) ,  Wickramanayaka Sunil (Institute of Microelectronics, A*STAR (Agency for Science, Technology and Research), 2 Fusionopolis Way, #08-02 Innovis Tower, Singapore 138634)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： EPTC  ページ： 1-7  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本研究では,6μmと9μmのファインピッチハイブリッドによるTSVウエハを示した。有効有限要素解析(FEA)モデリング方法論は効果を用いてシリコンとCuの両方を考慮して反りと応力解析のために開発した。有効モデルに基づいて,ウエハ反り,ウエハアニーリング温度,レチクルサイズ,バイア深さとTSV設計を行ったパラメトリック研究。FEA(有限要素解析)シミュレーション結果は,臨界パラメータはアニーリング温度とTSV密度であることを示した。いくつかの応力解析モデルも考察し,比較した。TSV応力はウエハ上のTSV位置とは無関係であった。パラメトリック研究も単純化したTSVアレイモデルを用いて応力解析を行った。添加では,応力に影響する薄化プロセスも調べた。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *バイアス ,  シミュレーション ,  簡素化 ,  応力解析 ,  銅 ,  モデリング ,  ケイ素 ,  臨界パラメータ
準シソーラス用語： アニーリング温度 ,  有限要素解析 ,  *高密度 , 【Automatic Indexing@JST】

分類 (1件)： 固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (6件)： 微細ピッチ ,  TSV ,  ウエハ ,  反り ,  応力 ,  研究