文献

J-GLOBAL ID：201802283810539090   整理番号：18A1146889

0.18μm CMOSにおける73.22dB SNDR可変利得増幅器による-38~57dB 26.6MHz 1.96mW【JST・京大機械翻訳】

A -38 to 57dB 26.6MHz 1.96mW with 73.22dB SNDR variable gain amplifier in 0.18μm CMOS

著者 (3件)： Mahdavi Sina (Department of Microelectronics Engineering Urmia Graduate Institute Urmia, Iran) ,  Moradkhani Baran (Department of Microelectronics Engineering Urmia Graduate Institute Urmia, Iran) ,  Noruzpur Faeze (Department of Microelectronics Engineering Urmia Graduate Institute Urmia, Iran)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICPCSI  ページ： 172-177  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,可変利得増幅器(VGA)におけるDC利得の広帯域ダイナミックレンジ,高い線形性と低消費電力をもつ適切な帯域幅(-3dB)を達成するための新しい信頼できる方法を提案した。提案したアイデアを利用して,VGAは-38から57dBと26.6MHz(-3dB)帯域幅のDC利得範囲を達成した。一方,提案したVGAのSNRとUnity Gain帯域幅(UGB)は,それぞれ74dBと3.32GHzである。注目すべきことは,提案したアイデアがあらゆる完全差動増幅器に適用できることである。さらに,提案したVGAの電力消費は,1.8ボルトの電力供給で1.96mWであり,1.2pFコンデンサ負荷を増幅器の出力ノードに適用した。さらに,提案した構造を,-55から+95°Cの範囲の異なる温度と全プロセスコーナー条件でシミュレートした。180nm CMOS技術のBSIM3モデルを用いてHSPICEによりシミュレーションを行った。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： ダイナミックレンジ ,  線形性 ,  *CMOS ,  広帯域 ,  *利得 ,  電力供給 ,  コンデンサ ,  差動増幅器 ,  電力消費 ,  *増幅器 ,  帯域幅
準シソーラス用語： HSPICE ,  低電力化 ,  *可変利得増幅器 ,  *SNDR , 【Automatic Indexing@JST】

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (3件)： CMOS ,  SNDR ,  可変利得増幅器