文献

J-GLOBAL ID：201802284369840394   整理番号：18A0161229

LPDDR4SDRAMにおける専用電源電圧のための二重ループ2ステップZQキャリブレーション【Powered by NICT】

Dual-loop 2-step ZQ calibration for dedicated power supply voltage in LPDDR4 SDRAM

著者 (35件)： Lee Chang-Kyo (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Lee Junha (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Kim Ki-Ho (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Heo Jin-Seok (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Cha Gil-Hoon (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Baek Jin-Hyeok (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Moon Dae-Sik (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Eom Yoon-Joo (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Kim Tae-Sung (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Cho Hyunyoon (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Son Younghoon (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Kim Seonghwan (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Park Jong-Wook (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Eom Sewon (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Cho Si-Hyeong (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Choi Young-Ryeol (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Lee Seungseob (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Ha Kyoung-Soo (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Kim Youngseok (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Lim Bo-Tak (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Jung Dae-Hee (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Seo Eungsung (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Kim Kyoung-Ho (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Song Yoon-Gyu (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Park Youn-Sik (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Oh Tae-Young (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Bae Seung-Jun (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Song In-Dal (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Hyun Seok-Hun (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Park Joon-Young (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Kwon Hyuck-Joon (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Sohn Young-Soo (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Choi Jung-Hwan (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Park Kwang-Il (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448) ,  Jang Seong-Jin (Samsung Electronics, DRAM Design Team, Hwaseong-si, Gyeonggi-do, Korea 18448)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： A-SSCC  ページ： 153-156  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 専用電源電圧(VDD, VDDQ)を支援するために20nm DRAMプロセスを用いた二重ループ2段階ZQキャリブレーション方式を提案した。提案した較正スキームは,動的電圧周波数スイッチング(DVFS)によって引き起こされる電源電圧の変動に関係なくDQ/CAにおけるオンチップ終端(ODT)の目標値を維持し,付加的なCAキャリブレーションの挿入により増加した較正時間を軽減した。コンパレータのオフセットは画分関連入力スイッチング,平均化スキーム(FISA)によって平均化される。またコード関連周期ZQ更新(CPZU)方式は,VT変動を追跡できる干渉を最小化した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： オフセット ,  *電圧 ,  周波数 ,  *DRAM ,  スイッチング ,  コンパレータ
準シソーラス用語： オンチップ ,  DVFS ,  *電源電圧 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  その他の電子回路  (NC05090X)

タイトルに関連する用語 (3件)： 電源電圧 ,  ループ ,  キャリブレーション