文献

J-GLOBAL ID：201802285150411608   整理番号：18A0245326

相関レベルシフト法を用いた12ビット3.3MS/sパイプラインサイクリックA DC【Powered by NICT】

A 12-Bit 3.3MS/S pipeline cyclic ADC with correlated level shifting technique

著者 (7件)： Chin Koken (Integrated System Laboratory, Tokyo City University, Tamazutsumi 1-28-1, Setagaya-ku, Tokyo, 158-8557 Japan) ,  Mishima Yuta (Integrated System Laboratory, Tokyo City University, Tamazutsumi 1-28-1, Setagaya-ku, Tokyo, 158-8557 Japan) ,  Watanabe Yuki (Integrated System Laboratory, Tokyo City University, Tamazutsumi 1-28-1, Setagaya-ku, Tokyo, 158-8557 Japan) ,  Tsuchiya Hiroyuki (Integrated System Laboratory, Tokyo City University, Tamazutsumi 1-28-1, Setagaya-ku, Tokyo, 158-8557 Japan) ,  San Hao (Integrated System Laboratory, Tokyo City University, Tamazutsumi 1-28-1, Setagaya-ku, Tokyo, 158-8557 Japan) ,  Matsuura Tatsuji (Tokyo University of Science) ,  Hotta Masao (Integrated System Laboratory, Tokyo City University, Tamazutsumi 1-28-1, Setagaya-ku, Tokyo, 158-8557 Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISPACS  ページ： 602-605  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 相関レベルシフト(CLS)法を用いた12ビット,3.3MS/s非二値パイプラインサイクリックAD変換器(ADC)のプロトタイプと二値論理ブロックにオンチップ非二値を提示した。提案したADCは,4段パイプライン構造で設計されている,各パイプラインステージはsと展開に基づく非二値サイクリックA DC,キャパシタ不整合と有限増幅器利得の非理想性を許容する。著者らはまた,低電源電圧の小さなコンデンサを有する高SNRを得るためにサイクリックA DC段階のCLS法を提供した。さらに,このADCは,バイナリー変換論理ブロックに対するオンチップ非二値を含んでいる。基数値自己評価と非二値にバイナリ符号関数を簡単なディジタル回路により実現した。概念証明されたADCは90nm CMOS技術で設計し,作製した。測定ENOB=10.45ビットを達成した208kHz正弦波入力は3.3MS/sでサンプリングされた。ADCの動的入力範囲を1.8Vに拡張したが,1.2Vの供給電圧Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 増幅器 ,  正弦波 ,  *AD変換器 ,  不整合 ,  コンデンサ ,  ディジタル回路 ,  二値論理 ,  利得 ,  CMOS
準シソーラス用語： 供給電圧 ,  ENOB ,  バイナリコード ,  基数 ,  電源電圧 ,  オンチップ , 【Automatic Indexing@JST】

分類 (2件)： AD・DA変換回路  (NC05080M) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： 相関 ,  レベルシフト ,  ビット ,  DC