文献

J-GLOBAL ID：201802285640735484   整理番号：18A0243026

垂直積層片持n型ポリシリコン無接合ナノワイヤトランジスタとその直列抵抗限界【Powered by NICT】

Vertically Stacked Cantilever n-Type Poly-Si Junctionless Nanowire Transistor and Its Series Resistance Limit

著者 (5件)： Chung Chris Chun-Chih (Department of Electrophysics, National Chiao Tung University, Hsinchu, Taiwan) ,  Shen Chiuan-Huei (Department of Electrophysics, National Chiao Tung University, Hsinchu, Taiwan) ,  Lin Jer-Yi (Department of Electrophysics, National Chiao Tung University, Hsinchu, Taiwan) ,  Chin Chun-Chieh (Department of Electrophysics, National Chiao Tung University, Hsinchu, Taiwan) ,  Chao Tien-Sheng (Department of Electrophysics, National Chiao Tung University, Hsinchu, Taiwan)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 65  号： 2  ページ： 756-762  発行年： 2018年 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 二つの方法により垂直に積層したカンチレバー(VSC)ナノワイヤに成功懸濁を示した1)ゲートスタック熱収支を維持するために強化材としてSiN層を挿入すると2)高k金属ゲート低温プロセスを採用し,ゲートオールアラウンド構造を実現する,優れた閾値下特性を示した。同じフットプリント内及びサブしきい値性能を低下させることなく電流レベルを改善することの実現可能性を実証した。直列抵抗限界はチャネルの層に関して電流増加のためのボトルネックとして指摘されている。VSCナノワイヤの直列抵抗を低減するための更なる検討は,将来の回路集積化のために必要である。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： チャネル ,  片持梁 ,  *ナノワイヤ ,  補強材料 ,  *接合 ,  電流 ,  *ポリシリコン
準シソーラス用語： サブ閾値 ,  フットプリント ,  ゲートオールアラウンド ,  低温プロセス ,  メタルゲート ,  ゲートスタック ,  *直列抵抗 ,  *ナノワイヤトランジスタ , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (5件)： 垂直 ,  ポリシリコン ,  ナノワイヤトランジスタ ,  直列抵抗 ,  限界