ファンアウトウエハレベルパッケージングのための1ミクロン再分布【Powered by NICT】

Flack Warren W.; Hsieh Robert; Nguyen Ha-Ai; Slabbekoorn John; Lorant Christophe; Miller Andy

文献

J-GLOBAL ID：201802286612051756 整理番号：18A0443075

ファンアウトウエハレベルパッケージングのための1ミクロン再分布【Powered by NICT】

One micron redistribution for fan-out wafer level packaging

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=18A0443075&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=18A0443075&from=J-GLOBAL&jstjournalNo=W2441A") }}

著者 (6件)： , , , , ,
資料名：
巻： 2017 号： EPTC ページ： 1-7 発行年： 2017年
JST資料番号： W2441A 資料種別：会議録 (C)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

ファンアウトウエハレベルパッケージングは3次元実装技術と比較して,その形状因子,性能と価格の利点のために過去数十年にわたって急速な採用が見られた。再分布層(RDL)は,基板の非常に低い密度接合部チップ上の超高密度接続をルーティングするために使用されている。RDLの多重層は,チップの線密度を適合させるために必要である。これはトータルパッケージのコストを増加させる。RDLの金属線幅を狭くすると,再分布レベルの数を減少させ,全包装コストを低減する支持した。RDL幅の低減リソグラフィーツールとフォトレジストプロセスの必要条件の強化が必要である。,電気めっきとエッチングプロセスを増強する必要がある。本研究はレジスト電気めっきプロセスを用いたRDL構造の生成を調べた。試験車両は,プロセスを特性化するために使用される様々な試験構造を含むことを設計した。これはインラインモニタリング,CD-SEM測定,及びコムと蛇紋石電気テスト構造のための計測構造を含んでいる。プロセスは,電気めっきとそれに続くリソグラフィー,電気めっき,レジスト剥離およびCuシード除去に必要なCuシード層の析出を伴い始まる。電気めっきプロセスの均一性も抵抗とこの層の厚さに依存するので,シード層の最小厚さが制約される。この厚さはプロセスの最後にCuシードの除去後忠実度に大きな影響を与える。十分に低い抵抗を持つRDL線を作製するためにめっき厚さは最大化する必要がある。これはフォトレジストパターンのアスペクト比を最大化することに相当する。CuシードエッチングによるCD損失を最小化するために湿式プロセスを注意深く制御しなければならない。ファンアウトパッケージにおけるウエハトポロジによる局所的高さの変化に適応するためにリソグラフィープロセスウィンドウをの大きな焦点深度を持たなければならない。本研究で用いた光学リソグラフィーツールは,フォトレジストの分解能性能を維持しながら,焦点深度を最大化するために最適化できる可変開口数(NA)を持っていた。1μm RDLプロセスの開発を完了した後電気的性能はmeandercomb電気試験構造を用いて検証した。結果は7.5μmの焦点の最適深さを得るためにリソグラフィーは等焦点設定点で実施する必要があることを示した。種子エッチングは,300~500nmによるCu線幅を減少しCDリソグラフィーにおけるオフセットはこの損失を補償するために必要である。最適条件で1.0μmL/S meandercomb試験構造で得られた良好な電気収率。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

, , , , , , , , , , , , ,
, 【Automatic Indexing@JST】

固体デバイス製造技術一般 , 固体デバイス材料

前のページに戻る