文献

J-GLOBAL ID：201802287332535629   整理番号：18A0423303

先進FinFETデバイスと回路の信頼性に及ぼす時間0変動とB TI影響【Powered by NICT】

Time-zero-variability and BTI impact on advanced FinFET device and circuit reliability

著者 (3件)： Mukhopadhyay Subhadeep (TSMC, Hsinchu, Taiwan) ,  Lee Yung-Huei (TSMC, Hsinchu, Taiwan) ,  Lee Jen-Hao (TSMC, Hsinchu, Taiwan)
資料名： Microelectronics Reliability  (Microelectronics Reliability)
巻： 81  ページ： 226-231  発行年： 2018年 
JST資料番号： C0530A  ISSN： 0026-2714  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 本研究では素子の注意深い解析と回路レベル変動性と信頼性を示した。チップ(SoC),16nm FinFET(16fF)と10nm FinFET(10ff)デバイス上の平面20nmシステムはデバイス劣化を評価するための時間ゼロプロセス変動性とバイアス温度不安定性(BTI)応力誘起(時間依存)しきい値電圧(V_T)変動を理解するために研究した。さらに,回路レベル変動を理解するために,6-トランジスター(6T)SRAM性能はB TI応力の影響下での静的雑音余裕(SNM)分解に関して評価した。最後に,製品レベルSRAM性能を最小SRAM動作電圧(Vmin)分解の観点から調べた。Copyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： 時間依存性 ,  トランジスタ ,  *信頼性 ,  SRAM
準シソーラス用語： 動作電圧 ,  静的雑音余裕 ,  閾値電圧 ,  バイアス温度不安定性 ,  プロセス変動性 ,  システムオンチップ ,  *回路信頼性 ,  *FinFET , 【Automatic Indexing@JST】

著者キーワード (7件)： 平面 ,  SoC ,  FinFET ,  BTI ,  SRAM ,  SNM ,  Vmin

分類 (2件)： 集積回路一般  (NC03161C) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (3件)： FinFET ,  回路の信頼性 ,  Ti