文献

J-GLOBAL ID：201802296150290308   整理番号：18A2040616

LUTに基づく自己比較構造と適応カウンタ時間周期調整によるFPGAベースのRO PUF【JST・京大機械翻訳】

A FPGA-based RO PUF with LUT-Based Self-Compare Structure and Adaptive Counter Time Period Tuning

著者 (3件)： Gan Jiayan (University of Electronic Science and Technology of China, Chengdu, Sichuan 611731,China) ,  Zhou Jun (University of Electronic Science and Technology of China, Chengdu, Sichuan, 611731,China) ,  Wang Ning (University of Electronic Science and Technology of China, Chengdu, Sichuan, 611731,China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ISCAS  ページ： 1-5  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： PUFはIoTデバイス認証に使用できる。本論文は,改良された一意性と信頼性を有する新しいFPGAベースのRO PUFを提案した。第一に,提案したPUFはLUTベースの自己比較構造によって一意性を改善し,それは,場所と経路に関する特別な制約なしに系統的変動から遅れバイアスを減少させ,挑戦応答対の選択を減少させる。第二に,提案したPUFは,リアルタイム測定応答安定性に基づく適応可能な対抗時間調整によって信頼性を改善した。Xilinx Spartan-6FPGAに実装され,提案されたPUFは,いくつかのstate of the ートFPGAベースのRO PUFよりも優れた一意性と信頼性を示す。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： バイアス ,  一意性 ,  信頼性 ,  認証 ,  *FPGA ,  *計数器
準シソーラス用語： 実時間 ,  モノのインターネット , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (7件)： LUT ,  自己 ,  適応 ,  カウンタ ,  周期 ,  FPGA ,  RO