特許
J-GLOBAL ID：201803000001296812
遊技台
出願人/特許権者：
株式会社大都技研
株式会社大都技研 について
代理人 (2件)： 横田 一樹 , 佐原 雅史
公報種別：特許公報
出願番号（国際出願番号）：特願2016-001417
公開番号（公開出願番号）：特開2016-105776
特許番号：特許第6226339号
出願日： 2016年01月07日
公開日（公表日）： 2016年06月16日
請求項（抜粋）：
【請求項1】 マイクロプロセッサを備えた遊技台であって、
前記遊技台は、ぱちんこ機またはスロットマシンであり、
前記マイクロプロセッサは、CPUを内蔵するプロセッサであり、
前記マイクロプロセッサは、ROMを内蔵するプロセッサであり、
前記CPUは、第一のジャンプ命令を受け付けた場合に、第一のジャンプ先アドレスに記憶されている命令を、該第一のジャンプ命令の次に受け付ける動作を実行可能であり、
前記CPUは、第二のジャンプ命令を受け付けた場合に、第二のジャンプ先アドレスに記憶されている命令を、該第二のジャンプ命令の次に受け付ける動作を実行可能であり、
前記CPUは、第三のジャンプ命令を受け付けた場合に、第三のジャンプ先アドレスに記憶されている命令を、該第三のジャンプ命令の次に受け付ける動作を実行可能であり、
前記ROMは、プログラムコードが記憶されており、
前記プログラムコードを構成する一つの命令データは、第一の命令データであり、
前記プログラムコードを構成する一つの命令データは、第二の命令データであり、
前記プログラムコードを構成する一つの命令データは、第三の命令データであり、
前記第一の命令データは、前記第一のジャンプ命令を示す命令データであり、
前記第二の命令データは、前記第二のジャンプ命令を示す命令データであり、
前記第三の命令データは、前記第三のジャンプ命令を示す命令データであり、
前記第三のジャンプ命令は、演算&ジャンプ命令であり、
前記第一の命令データは、3ビットの第一の識別情報を含む命令データであり、
前記第二の命令データは、3ビットの第二の識別情報を含む命令データであり、
前記第一のジャンプ先アドレスは、前記第一の識別情報の8倍の値であり、
前記第一のジャンプ先アドレスは、0でなく、
前記第二のジャンプ先アドレスは、前記第二の識別情報の8倍の値とは異なる値であり、
前記第二のジャンプ先アドレスは、3ビットで示すことが可能な最大値を1だけ超えた値の8倍の値であり、
前記第二のジャンプ先アドレスは、前記第一のジャンプ先アドレスよりも大きく、
前記第二のジャンプ先アドレスは、0でなく、
前記第一の識別情報は、0より大きい数であり、
前記第二の識別情報は、0であり、
前記第二の命令データの上位2ビットは、前記第一の命令データの上位2ビットと同一の値であり、
前記第二の命令データの下位3ビットは、前記第一の命令データの下位3ビットと同一の値であり、
前記CPUは、複数種類のレジスタを有し、
前記複数種類のレジスタのうちの一のレジスタ(以下、「第三のレジスタ」という。)は、フラグレジスタであり、
前記第三のレジスタは、複数のビットから構成されるレジスタであり、
前記複数のビットのうちの一のビットは、第一のゼロフラグとして機能するビットであり、
前記複数のビットのうちの一のビットは、第二のゼロフラグとして機能するビットであり、
前記第三のジャンプ命令は、前記複数種類のレジスタのうちの一のレジスタ(以下、「第一のレジスタ」という。)の値に基づいて動作することを特定可能に構成されており、
前記CPUは、前記第三のジャンプ命令を受け付けた場合に、前記第一のレジスタの値から0を減算する演算を行い、該演算の結果が0である場合に、前記第一のゼロフラグおよび前記第二のゼロフラグ(以下、「2つのゼロフラグ」という。)をセットし、前記第三のジャンプ先アドレスにジャンプする動作を実行するように構成され、
前記CPUは、前記第三のジャンプ命令を受け付けた場合に、前記第一のレジスタの値から0を減算する演算を行い、該演算の結果が0ではない場合に、前記2つのゼロフラグをクリアし、該第三のジャンプ命令の後続の命令を実行するように構成されており、
前記第一のレジスタは、アキュムレータおよび汎用レジスタのうちの一方のレジスタであり、
前記CPUによって、前記遊技台の遊技制御が行われる、
ことを特徴とする遊技台。
IPC (2件)：
FI (2件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved