表示装置

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：特許業務法人高橋・林アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2016-188126
公開番号（公開出願番号）：特開2018-054728
出願日： 2016年09月27日
公開日（公表日）： 2018年04月05日
要約：

【課題】画素に意図しない寄生容量が形成されると、有機EL素子を駆動するトランジスタのゲート-ソース間の電圧が変動してしまい、画質を劣化させる原因となることが問題となる。【解決手段】一方の入出力端子が第1信号線と接続されるスイッチング素子と、スイッチング素子の他方の入出力端子と接続される第1配線と、第1配線にゲート電極が接続されるトランジスタと、トランジスタのソース又はドレインと電気的に接続される第2配線と、第2配線と電気的に接続される画素電極と、第1配線と第2配線及び画素電極との間に設けられた第1絶縁層と、第1絶縁層と画素電極との間に設けられた第2絶縁層と、第1絶縁層と第2絶縁層との間に設けられ、画素電極と重なる領域を含む導電層と、を有し、導電層は画素電極と重なる領域で複数の領域に分割する分割溝を有する表示装置が提供される。【選択図】図3

請求項（抜粋）：

一方の入出力端子が第1信号線と接続されるスイッチング素子と、前記スイッチング素子の他方の入出力端子と接続される第1配線と、前記第1配線にゲート電極が接続されるトランジスタと、前記トランジスタのソース又はドレインと電気的に接続される第2配線と、前記第2配線と電気的に接続される画素電極と、前記第1配線と第2配線及び前記画素電極との間に設けられた第1絶縁層と、前記第1絶縁層と前記画素電極との間に設けられた第2絶縁層と、前記第1絶縁層と前記第2絶縁層との間に設けられ、前記画素電極と重なる領域を含む導電層と、を有し、前記導電層は前記画素電極と重なる領域で複数の領域に分割する分割溝を有すること、を特徴とする表示装置。

IPC (5件)：

G09F 9/30 , H01L 51/50 , H05B 33/12 , H05B 33/22 , H05B 33/26

FI (5件)：

G09F9/30 338 , H05B33/14 A , H05B33/12 B , H05B33/22 Z , H05B33/26 Z

Fターム (25件)：

3K107AA01 , 3K107BB01 , 3K107CC29 , 3K107CC33 , 3K107CC35 , 3K107DD03 , 3K107DD23 , 3K107DD25 , 3K107DD27 , 3K107DD89 , 3K107EE03 , 3K107FF15 , 3K107HH04 , 3K107HH05 , 5C094AA25 , 5C094BA03 , 5C094BA27 , 5C094BA43 , 5C094CA19 , 5C094DA13 , 5C094DA15 , 5C094DB04 , 5C094EA04 , 5C094FB12 , 5C094FB14

引用特許：

審査官引用 (6件)

電気光学装置および電子機器
公報種別：公開公報出願番号：特願2011-124197 出願人：セイコーエプソン株式会社
表示装置
公報種別：公開公報出願番号：特願2001-140325 出願人：株式会社半導体エネルギー研究所
表示装置
公報種別：公開公報出願番号：特願2012-231740 出願人：株式会社ジャパンディスプレイ

全件表示

前のページに戻る