特許

J-GLOBAL ID：201803000431244417

半導体装置の製造方法

発明者： バルトルフ,ホルガー ,  ラヒモ,ムナフ ,  クノール,ラース ,  ミハイラ,アンドレイ ,  ミナミサワ,レナート
出願人/特許権者： アーベーベー・シュバイツ・アーゲー
代理人 (1件)： 特許業務法人深見特許事務所
公報種別：公表公報
出願番号（国際出願番号）：特願2018-528654
公開番号（公開出願番号）：特表2018-536294
出願日： 2016年11月22日
公開日（公表日）： 2018年12月06日
要約：

第1の主面(20)と第2の主面(22)との間に(n-)ドープドリフト層を含むワイドバンドギャップ半導体装置が提供される。第1の主面(20)上に、チャネル層深さ(40)を有するpドープチャネル層(4,4’)によって横方向に取り囲まれたnドープソース領域(3,3’)が配置されている。ソース領域(3,3’)の底部には、少なくともチャネル層深さ(40)と同じ深さの井戸層深さ(50)を有するP+ドープ井戸層(5,5’)が配置されている。p++ドーププラグ6は、ソース層深さ(30)と少なくとも同じ深さであり、井戸層深さ(50)ほど深くない深さから井戸層深さ(50)と少なくとも同じ深さであり、井戸層(5,5’)よりも高いドーピング濃度を有するプラグ深さ(60)に延在し、ソース領域(3,3’)と井戸層(5,5’)との間に配置されている。第1の主面(20)上に、オーミック接点が、第1の主電極(20)として、ソース領域(3,3’)、井戸層(5,5’)およびプラグ(6)と接触する。

請求項（抜粋）：

半導体装置の製造方法であって、 (a)前記半導体装置内にドリフト層(2)を形成する第1の導電型の低濃度ドープ層を有するワイドバンドギャップ基板製品(10)を準備する工程であって、前記基板製品(10)は、第1の面(12)および前記第1の面(12)に対向する第2の面(14)を有し、前記低濃度ドープ層は、前記第1の面(12)上に配置される工程と、 (b)次いで、前記第1の面(12)上に、前記ドリフト層(2)より高いドーピング濃度を有する前記第1の導電型のソース領域(3)をソース領域深さ(30)にまで形成し、チャネル層深さ(40)を有し、前記ソース領域(3)を前記第1の面(12)に平行な横方向に取り囲み、それによって前記ソース領域(3)を前記ドリフト層(2)から前記横方向に分離する、前記第1の導電型とは異なる第2の導電型の少なくとも1つのチャネル層(4,4’)を形成し、かつ少なくとも前記チャネル層深さ(40)と同じ深さの井戸層深さ(50)を有し、前記少なくとも1つのチャネル層(4,4’)よりも高いドーピング濃度を有し、前記第1の面(12)に対向する井戸層の面上の前記ドリフト層(2)から前記ソース領域(3)を分離する、前記第2の導電型の井戸層(5)を形成する工程と、 (c)工程(b)後に、前記第1の面(12)上に連続マスク層を適用し、次いで、前記連続マスク層を介して材料を除去し、それによって前記井戸層(5)およびソース領域(3)の中心エリアにプラグマスク開口部を有するプラグマスクを、前記ソース層深さ(30)と少なくとも同じ深さであって、前記井戸層深さ(50)ほど深くない深さに形成し、それによって前記ソース領域(3)を2つのソース領域(3,3’)に分割し、前記プラグマスク開口部に前記第2の導電型のプラグ(6)を形成するように、前記第1の面(12)上に前記第2の導電型のドーパントを適用し、前記プラグ(6)は、前記井戸層深さ(50)と少なくとも同じ深さであるプラグ深さ(60)に延在し、前記井戸層(5,5’)よりも高いドーピング濃度を有し、それによって前記プラグ(6)を形成することによって前記井戸層(5)を2つの井戸層(5,5’)に分割する工程と、 (d)工程(c)後に、前記第1の面(12)上に2つのゲート電極(7)を形成し、2つのゲート電極(7)のそれぞれが絶縁層によって任意のドープ層から分離される工程と、 (e)工程(c)後に、前記第1の面(12)上にオーミック接点として第1の主電極(9)を形成して、前記ソース領域(3,3’)、前記井戸層(5,5’)、および前記プラグ(6)に接触する工程とを含み、 工程(b)において、最初に、チャネル層(4)を形成するための開口部を有する第1のマスク(42)を適用し、 次いで、前記チャネル層(4)を形成するための前記第2の導電型の第1のドーパント(41)を前記チャネル層深さ(40)にまで適用し、 次いで、前記第1のマスク(42)の前記側面上に更なる層を適用し、更なる層によって前記開口部を狭くし、それによって第2のマスク(32)を形成し、 次いで、前記ソース領域(3)を形成するための前記第1の導電型の第2のドーパント(31)を前記ソース領域深さ(30)にまで適用し、 次いで、前記少なくとも1つの井戸層(5,5’)を形成するための前記第2の導電型の第3のドーパント(51)を前記井戸層深さ(50)にまで適用することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/336 ,  H01L 29/78 ,  H01L 29/12 ,  H01L 29/739

FI (6件)：

H01L29/78 658B ,  H01L29/78 652D ,  H01L29/78 652F ,  H01L29/78 658G ,  H01L29/78 652T ,  H01L29/78 655A

引用特許：

出願人引用 (2件)

• 絶縁ゲート型電界効果トランジスタおよびその製造方法
  公報種別：公開公報   出願番号：特願2005-284110   出願人：三洋電機株式会社
• 特許第7517807号