特許
J-GLOBAL ID：200903036809657140
絶縁ゲート型電界効果トランジスタおよびその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願2005-284110
公開番号（公開出願番号）：特開2007-096034
出願日： 2005年09月29日
公開日（公表日）： 2007年04月12日
要約：
【課題】プレーナ構造のMOSFETにおいて、ドレイン-ソース間電圧VDSを低減すると、空乏層幅が狭くなり、ゲート電極の中央下方においてのゲート-ドレイン間容量Cgd(帰還容量Crss)が急激に増大する。帰還容量Crssはスイッチング特性に影響するので、高周波スイッチング特性が向上できない問題があった。【解決手段】ゲート電極の中央に分離孔を設ける。ドレイン-ソース間電圧VDSを低減し、空乏層幅が狭くなった場合における、帰還容量Crssの急激な増大を抑制できる。これにより、高周波スイッチング特性が向上する。また、分離孔からn型不純物を注入し、チャネル領域間にn型不純物領域を形成する。ゲート電極下方を低抵抗にできるので、オン抵抗を低減できる。n型不純物領域はセルフアラインで形成できる。【選択図】 図1
請求項（抜粋）：
一導電型半導体基板と、
前記基板上に設けられた一導電型の半導体層と、
前記半導体層表面に複数設けられた逆導電型のチャネル領域と、
隣り合う前記チャネル領域間の前記半導体層表面に設けられたゲート電極と、
前記ゲート電極を等分割する分離孔と、
前記分離孔および前記ゲート電極を被覆する絶縁膜と、
前記チャネル領域表面に設けられた一導電型のソース領域と、
前記ソース領域間の前記チャネル領域表面に設けられた逆導電型のボディ領域と、
を具備することを特徴とする絶縁ゲート型電界効果トランジスタ。
IPC (2件)：
FI (8件)：
H01L29/78 652K
, H01L29/78 652D
, H01L29/78 652J
, H01L29/78 652M
, H01L29/78 658B
, H01L29/78 658F
, H01L29/78 658G
, H01L29/78 658E
出願人引用 (7件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
