特許
J-GLOBAL ID：201803001313206248
多項式演算のための部分積発生装置及び方法
発明者：
出願人/特許権者：
代理人 (3件)：
伊東 忠重
, 伊東 忠彦
, 大貫 進介
公報種別：特許公報
出願番号（国際出願番号）：特願2013-039962
公開番号（公開出願番号）：特開2013-182619
特許番号：特許第6309196号
出願日： 2013年02月28日
公開日（公表日）： 2013年09月12日
請求項（抜粋）：
【請求項1】 多項式演算のための部分積発生装置であって、
和が乗数(multiplier)となる2つの入力に基づいて、キャリーの発生に関する相互排他的な値のうち何れか1つをそれぞれ出力する複数の第1エンコーダと、
前記複数の第1エンコーダのうち、前記入力の基準ビットの位置に設けられた第1の第1エンコーダの出力と、前記入力の基準ビットに隣接する上位ビットの位置に設けられた第2の第1エンコーダの出力と、前記入力の基準ビットに隣接する下位ビットの位置に設けられた第3の第1エンコーダの出力と、被乗数(multiplicand)とに基づいて、2つの部分積(partial product)候補値を生成及び出力する第2エンコーダと、
前記入力の基準ビットに隣接する下位ビットにおける前記キャリーの発生に基づいて、前記第2エンコーダから出力された前記部分積候補値のうち1つを選択するマルチプレクサと、
を含み、
前記相互排他的な値は、P(Propagation)値、G(Generation)値、及びT(Termination)値を含み、
前記P値は前記下位ビットでキャリーが発生すれば前記基準ビットでもキャリーが発生する状態を表わし、前記G値は前記基準ビットでキャリーが発生した状態を表わし、前記T値は前記下位ビットでキャリーが発生しても前記基準ビットでキャリーが発生しない状態を表わす、
装置。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
