特許
J-GLOBAL ID：201803002561204800
メモリシステムおよび書き込み方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
特許業務法人酒井国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2016-131025
公開番号（公開出願番号）：特開2018-005959
出願日： 2016年06月30日
公開日（公表日）： 2018年01月11日
要約：
【課題】セル間相互干渉を抑制しつつ、メモリコントローラの書き込みバッファ量を低減することができるメモリシステムを提供すること。【解決手段】実施形態のメモリシステムは、複数のメモリセルを有する不揮発性メモリと、メモリコントローラと、を備える。前記複数のメモリセルは、3ビットのデータを記憶可能である。また、前記複数のメモリセルは、前記3ビットのうち第1ビットが第1のページに、第2ビットが第2のページに、第3ビットが第3のページにそれぞれ対応している。前記メモリコントローラは、前記第1のページに書き込むデータに基づいた第1のプログラムを前記不揮発性メモリに実行させる。また、前記メモリコントローラは、前記第2および第3のページに書き込むデータに基づいた第2のプログラムを前記第1のプログラムの後に前記不揮発性メモリに実行させる。【選択図】図7
請求項（抜粋）：
ページ単位でデータの書き込みが可能であって、各々が、データが消去された消去状態を示すしきい値領域と前記消去状態を示すしきい値電圧領域よりも高いしきい値電圧であってデータが書き込まれた書き込み状態を示す7個のしきい値領域とにより3ビットのデータを記憶可能な複数のメモリセルであって、前記3ビットのうち第1ビットが第1のページに、第2ビットが第2のページに、第3ビットが第3のページにそれぞれ対応する複数のメモリセルを有する不揮発性メモリと、
前記第1のページに書き込むデータに基づいた第1のプログラムを前記不揮発性メモリに実行させ、前記第2および第3のページに書き込むデータに基づいた第2のプログラムを前記第1のプログラムの後に前記不揮発性メモリに実行させるメモリコントローラと、
を備えることを特徴とするメモリシステム。
IPC (3件)：
G11C 16/02
, G11C 16/04
, G06F 12/00
G11C17/00 611G
, G11C17/00 641
, G11C17/00 622E
, G06F12/00 560A
, G06F12/00 597U
5B060CB04
, 5B160CB04
, 5B225BA08
, 5B225CA06
, 5B225CA20
, 5B225DB02
, 5B225DB28
, 5B225DB29
, 5B225EA05
, 5B225FA01
, 5B225FA02
