特許

J-GLOBAL ID：201803003412772665

個体認証用半導体チップ、個体認証媒体及び個体認証方法

発明者： 法元 盛久 ,  有塚 祐樹 ,  大八木 康之 ,  葛西 誠也 ,  松本 勉 ,  成瀬 誠 ,  竪 直也
出願人/特許権者： 大日本印刷株式会社 ,  国立大学法人北海道大学 ,  国立大学法人横浜国立大学 ,  国立大学法人九州大学 ,  国立研究開発法人情報通信研究機構
代理人 (2件)： 太田 昌孝 ,  米田 潤三
公報種別：公開公報
出願番号（国際出願番号）：特願2016-234745
公開番号（公開出願番号）：特開2018-089845
出願日： 2016年12月02日
公開日（公表日）： 2018年06月14日
要約：

【課題】小型の個体認証装置を用いて個体認証が可能な、個体の固有情報を有する個体認証用半導体チップ、個体認証媒体及び個体認証方法を提供する。【解決手段】個体認証用半導体チップ10は、第1面11a及びそれに対向する第2面11bを有する半導体基板11と、半導体基板11の第1面11a側に形成されてなるドレイン領域15D及びソース領域15Sと、ドレイン領域15D及びソース領域15Sの間に形成されてなる、個体に固有の微細凹凸構造121を有する個体認証構造体12と、個体認証構造体12上に設けられてなる絶縁膜13と、絶縁膜13上に設けられてなり、互いに略平行に並列する複数の長尺状のゲート電極14Gと、複数の長尺状のゲート電極14Gの両端近傍のそれぞれに位置し、ドレイン領域15D及びソース領域15Sのそれぞれに接続されてなるドレイン電極16D及びソース電極16Sとを備える。【選択図】図1

請求項（抜粋）：

個体を認証するために用いられる半導体チップであって、 第1面及びそれに対向する第2面を有する半導体基板と、 前記半導体基板の前記第1面側に形成されてなるドレイン領域及びソース領域と、 前記半導体基板の前記第1面上における前記ドレイン領域及び前記ソース領域の間に形成されてなる、前記個体に固有の微細凹凸構造を有する個体認証構造体と、 前記個体認証構造体上に設けられてなる絶縁膜と、 前記絶縁膜上に設けられてなり、互いに略平行に並列する複数の長尺状のゲート電極と、 前記複数の長尺状のゲート電極の両端近傍のそれぞれに位置し、前記ドレイン領域及び前記ソース領域のそれぞれに接続されてなるドレイン電極及びソース電極と を備えることを特徴とする個体認証用半導体チップ。

IPC (4件)：

B42D 25/324 ,  B42D 25/445 ,  H04L 9/10 ,  G06F 21/73

FI (4件)：

B42D15/10 324 ,  B42D15/10 445 ,  H04L9/00 621Z ,  G06F21/73

Fターム (21件)：

2C005HA03 ,  2C005HB02 ,  2C005HB03 ,  2C005HB10 ,  2C005HB20 ,  2C005JB21 ,  2C005KA15 ,  2C005LA31 ,  2C005LA32 ,  2C005LA36 ,  2C005LB09 ,  2C005LB19 ,  2C005LB34 ,  5F004DB00 ,  5F004DB01 ,  5J104AA07 ,  5J104AA16 ,  5J104EA08 ,  5J104KA02 ,  5J104KA15 ,  5J104NA38