特許
J-GLOBAL ID：201803004301304197

入力装置

発明者：
千葉 裕

千葉 裕 について


出願人/特許権者：
ザインエレクトロニクス株式会社

ザインエレクトロニクス株式会社 について


代理人 (3件)： 長谷川 芳樹 ,  黒木 義樹 ,  柴田 昌聰
公報種別：公開公報
出願番号（国際出願番号）：特願2016-144445
公開番号（公開出願番号）：特開2018-014677
出願日： 2016年07月22日
公開日（公表日）： 2018年01月25日
要約：
【課題】電源電圧より閾値が高い場合であっても入力信号の電圧値と閾値との間の高低関係を精確に判定することが容易な入力装置を提供する。【解決手段】入力装置1Aは、MOSトランジスタ31,32、抵抗器21〜24および比較回路51を備える。MOSトランジスタ31は、第1基準電位入力端13に接続されるドレインと、入力端11に接続されて入力信号Vinが入力されるゲートと、ソースとを有する。MOSトランジスタ32は、第1基準電位入力端13に接続されるドレインおよびゲートと、ソースとを有する。比較回路51は、第1ノード15に接続される第1入力端、第2ノード16に接続される第2入力端、および、出力端12を有し、第1ノード15および第2ノード16それぞれの電位の高低関係に応じたレベルの信号を出力端12から出力する。【選択図】図3
請求項（抜粋）：
第1基準電位入力端に入力される第1基準電位と第2基準電位入力端に入力される第2基準電位とにより駆動され、入力信号の電圧値と閾値との間の高低関係に応じたレベルの信号を出力する入力装置であって、 ドレイン、ゲートおよびソースを有し、前記第1基準電位入力端が前記ドレインに接続され、前記入力信号が前記ゲートに入力される第1MOSトランジスタと、 ドレイン、ゲートおよびソースを有し、前記第1基準電位入力端が前記ドレインおよび前記ゲートに接続された第2MOSトランジスタと、 前記第1MOSトランジスタの前記ソースと第1ノードとの間に設けられた第1抵抗器と、 前記第2MOSトランジスタの前記ソースと第2ノードとの間に設けられた第2抵抗器と、 前記第1ノードと前記第2基準電位入力端との間に設けられた第3抵抗器と、 前記第2ノードと前記第2基準電位入力端との間に設けられた第4抵抗器と、 第1入力端、第2入力端および出力端を有し、前記第1ノードの電位が前記第1入力端に入力され、前記第2ノードの電位が前記第2入力端に入力され、これら入力された2つの電位の高低関係に応じたレベルの信号を前記出力端から出力する比較回路と、 を備える入力装置。
IPC (1件)：
H03K 19/017
FI (1件)：
H03K19/00 101K
Fターム (10件)：
5J056AA01 ,  5J056AA33 ,  5J056BB00 ,  5J056CC00 ,  5J056CC01 ,  5J056CC09 ,  5J056CC21 ,  5J056CC25 ,  5J056DD13 ,  5J056FF08
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM