特許
J-GLOBAL ID：201803010104375511
メモリシステムおよび制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
特許業務法人スズエ国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2016-185486
公開番号（公開出願番号）：特開2018-049523
出願日： 2016年09月23日
公開日（公表日）： 2018年03月29日
要約：
【課題】データ長が可変する圧縮後のデータを管理することができるメモリシステムを実現する。【解決手段】実施形態によれば、メモリシステムは、アドレス変換テーブルの管理サイズ単位よりも大きいデータ長の書き込みデータをホストから受信し、書き込みデータを圧縮し、前記圧縮データを不揮発性メモリに書き込む。メモリシステムは、書き込みデータのデータ長と圧縮データのデータ長との差分に基づいて前記アドレス変換テーブルを更新して、書き込みデータが書き込まれるべき第1論理アドレス範囲の先頭論理アドレスから始まり前記圧縮データのデータ長に対応する第1範囲内の論理アドレスそれぞれに物理アドレスをマッピングし、前記差分に対応する第2範囲内の論理アドレスの各々を物理アドレスがマッピングされていない状態に設定する。【選択図】図7
請求項（抜粋）：
不揮発性メモリと、
前記不揮発性メモリに電気的に接続され、アドレス変換テーブルを使用して論理アドレスそれぞれと前記不揮発性メモリの物理アドレスそれぞれとの間のマッピングを管理サイズ単位で管理するコントローラとを具備し、前記コントローラは、
ホストからの書き込み要求の受信に応答して、前記管理サイズ単位よりも大きいデータ長の書き込みデータを前記ホストから受信し、
前記書き込みデータを圧縮し、前記圧縮されたデータを前記不揮発性メモリ内の第1記憶領域に書き込み、
前記書き込みデータのデータ長と前記圧縮されたデータのデータ長との差分に基づいて前記アドレス変換テーブルを更新して、前記書き込みデータが書き込まれるべき第1論理アドレス範囲の先頭論理アドレスから始まり前記圧縮されたデータのデータ長に対応する第1範囲内の論理アドレスそれぞれに前記第1記憶領域の物理アドレスそれぞれをマッピングし、且つ前記第1範囲に後続し前記差分に対応する第2範囲内の論理アドレスの各々を物理アドレスがマッピングされていない状態に設定するように構成されている、メモリシステム。
IPC (3件)：
G06F 12/04
, G06F 12/02
, G06F 12/00
G06F12/04 530
, G06F12/02 510A
, G06F12/02 570A
, G06F12/00 597U
5B060AA12
, 5B060AA13
, 5B060AA14
, 5B060AB26
, 5B060DA08
, 5B160AA12
, 5B160AA13
, 5B160AA14
, 5B160AB26
, 5B160DA08
