特許
J-GLOBAL ID:201803010781025918
ピクセルタイルレベルグラニュラリティをもつグラフィックス処理ユニットプリエンプション
発明者:
,
,
出願人/特許権者:
代理人 (5件):
蔵田 昌俊
, 福原 淑弘
, 井関 守三
, 岡田 貴志
, 中丸 慶洋
公報種別:公表公報
出願番号(国際出願番号):特願2018-515930
公開番号(公開出願番号):特表2018-533137
出願日: 2016年07月08日
公開日(公表日): 2018年11月08日
要約:
グラフィックス処理ユニット(GPU)が、描画呼出しを受信したことに応答して、コマンドの第1のセットを実行することと、描画呼出しが、コマンドの第1のセットによってレンダリングされるべきである複数のプリミティブを定義する、コマンドの第1のセットの実行中に、プリエンプション通知を受信することと、コマンドの第2のセットを実行するために、描画呼出しの複数のプリミティブをレンダリングするためのコマンドの第1のセットの実行を完了するより前に、コマンドの第1のセットの実行をプリエンプトすることとを行い得る、プリエンプションに関する技法が説明される。【選択図】 図4
請求項(抜粋):
データを処理する方法であって、前記方法は、
グラフィックス処理ユニット(GPU)を用いて、描画呼出しを受信したことに応答して、前記GPUのグラフィックスパイプラインを介して、コマンドの第1のセットを実行することと、前記描画呼出しが、コマンドの前記第1のセットの実行によってレンダリングされるべきである1つまたは複数のプリミティブを定義する、
前記GPUを用いて、コマンドの前記第1のセットの実行中に、および前記1つまたは複数のプリミティブのすべてをレンダリングするより前に、プリエンプション通知を受信することと、
前記プリエンプション通知を受信したことに応答して、コマンドの前記第1のセットの実行中に、前記グラフィックスパイプラインのステージの相互接続を動的に構成するために、前記GPUのローカルメモリの出力を、前記グラフィックスパイプラインのステージから切断し、前記GPUの前記ローカルメモリの前記出力を、前記GPUのハードウェアストリームアウトユニットに接続することと、
コマンドの前記第1のセットの実行中に、前記GPUの前記グラフィックスパイプラインのステージの前記相互接続の前記動的構成により、前記ハードウェアストリームアウトユニットから、前記GPUの外部にあるメモリに、コマンドの前記第1のセットのうちの1つまたは複数のコマンドの実行中に生成された中間データを出力することと、
前記GPUを用いて、コマンドの第2のセットを実行するために、前記描画呼出しの前記1つまたは複数のプリミティブをレンダリングするためのコマンドの前記第1のセットの前記実行を完了するより前に、コマンドの前記第1のセットの前記実行をプリエンプトすることと、
コマンドの前記第2のセットを実行することと
を備える、方法。
IPC (2件):
FI (2件):
G06T15/00 501
, G06T1/20 C
Fターム (16件):
5B057CA13
, 5B057CA17
, 5B057CB13
, 5B057CB16
, 5B057CD14
, 5B057CH05
, 5B057CH18
, 5B080AA14
, 5B080BA00
, 5B080CA01
, 5B080CA04
, 5B080CA08
, 5B080DA06
, 5B080FA02
, 5B080FA09
, 5B080GA11
引用特許:
審査官引用 (1件)
-
仮想GPU
公報種別:公開公報
出願番号:特願2012-173370
出願人:アップルインコーポレイテッド
前のページに戻る