特許
J-GLOBAL ID:201303007643887862
仮想GPU
発明者:
,
出願人/特許権者:
代理人 (6件):
辻居 幸一
, 熊倉 禎男
, 大塚 文昭
, 西島 孝喜
, 上杉 浩
, 近藤 直樹
公報種別:公開公報
出願番号(国際出願番号):特願2012-173370
公開番号(公開出願番号):特開2013-025823
出願日: 2012年07月18日
公開日(公表日): 2013年02月04日
要約:
【課題】仮想グラフィックス処理装置(VGPU)に関する技術及び構造を開示する。【解決手段】ソフトウェアにとっては、VGPUが独立したハードウェアGPUのように映る。しかしながら、制御構造を使用することにより、及びGPUのいくつかの(ただし全てではない)ハードウェア要素を複写することにより、同じGPU上に2又はそれ以上のVGPUを実装することができる。例えば、複数のVGPUをサポートするGPU内に追加のレジスタ及び記憶スペースを加えることができる。サポートされる異なるVGPUに対応するタスク及びスレッドに、異なる実行優先度を設定することができる。異なるVGPUの仮想アドレス空間の使用を含めて、VGPUのメモリアドレス空間を管理することもできる。異なるVGPUの実行を中断及び再開することにより、より細かい粒度の実行制御及びより良いGPU効率を可能にすることができる。【選択図】なし
請求項(抜粋):
複数の記憶場所を含むグラフィックス処理装置(GPU)を備え、
前記GPUに実装された複数の仮想GPUの各仮想GPUに関して、前記複数の記憶場所の対応する記憶場所が、中間結果を記憶するように構成された第1及び第2の記憶域を含み、
前記第1及び第2の記憶域がそれぞれ、その仮想GPUの1又はそれ以上の未完了の頂点処理動作の実行を再開するために使用可能な、その仮想GPUに対応する中間頂点処理結果、及びその仮想GPUの1又はそれ以上の未完了の画素処理動作の実行を再開するために使用可能な、その仮想GPUに対応する中間画素処理結果を記憶するように構成される、
ことを特徴とする装置。
IPC (3件):
G06T 15/00
, G06T 1/20
, G06F 9/46
FI (3件):
G06T15/00 100A
, G06T1/20 B
, G06F9/46 410
Fターム (20件):
5B057AA20
, 5B057CA08
, 5B057CA13
, 5B057CA17
, 5B057CB08
, 5B057CB13
, 5B057CB16
, 5B057CC01
, 5B057CH02
, 5B057CH11
, 5B080AA13
, 5B080BA00
, 5B080CA01
, 5B080CA03
, 5B080CA04
, 5B080CA09
, 5B080FA02
, 5B080FA15
, 5B080GA02
, 5B080GA11
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
引用文献:
出願人引用 (1件)
-
”統合型シェーダーを搭載 GPUはマルチコアへ進化”
審査官引用 (1件)
-
”統合型シェーダーを搭載 GPUはマルチコアへ進化”
前のページに戻る