特許

J-GLOBAL ID：201803012566934250

高性能パッケージ・オン・パッケージ

発明者： モハンメド イリヤス ,  ハーバ ベルガセム
出願人/特許権者： インヴェンサス・コーポレイション
代理人 (6件)： 辻居 幸一 ,  熊倉 禎男 ,  弟子丸 健 ,  松下 満 ,  倉澤 伊知郎 ,  石崎 亮
公報種別：特許公報
出願番号（国際出願番号）：特願2015-547465
特許番号：特許第6276781号
出願日： 2013年12月10日
請求項（抜粋）：

【請求項1】 超小型電子アセンブリであって、 プロセッサを具現化する超小型電子素子を含み、その面にプロセッサパッケージ端子を有する、第1のパッケージと、 前記第1のパッケージに電気的に接続された第2のパッケージであって、前記第2のパッケージは、 それぞれがメモリ記憶アレイ機能を有し、それぞれが素子面及び対応する前記素子面に存在する複数の接点を有する、2つ以上の超小型電子素子と、 それぞれが前記素子面に平行な、対向した上方及び下方パッケージ面であって、前記上方パッケージ面は前記2つ以上の超小型電子素子の前記素子面の上に重なる誘電体層の表面によって画定され、前記2つ以上の超小型電子素子のうちの対応する超小型電子素子の内側縁部の少なくとも一部が互いに離間され、それにより、前記第2のパッケージの前記超小型電子素子の前記素子面のいずれの上にも重ならない前記内側縁部間の中央領域を画定する、前記対向した上方及び下方パッケージ面と、 前記プロセッサパッケージ端子に接合され、かつ前記接点のうちの少なくともいくつかに電気的に接続された、前記上方パッケージ面に存在する上方端子と、 前記下方パッケージ面に存在し、前記アセンブリをその外部の構成要素に電気的に接続するように構成された、下方端子と、 前記中央領域に合わせて整列され、かつ前記下方端子を前記上方端子又は前記接点のうちの少なくとも1つに電気的に接続するために前記第2のパッケージを通って延びる、導電構造体と、 を含む、前記第2のパッケージと、 を含み、 前記2つ以上の超小型電子素子が、第1、第2、第3及び第4の超小型電子素子を含み、 前記超小型電子素子が、対応する前記第1、第2、第3及び第4の超小型電子素子の前記内側縁部に沿って延びる第1、第2、第3及び第4の軸線を有し、これらの軸線は連携して前記中央領域の閉鎖外側境界を画定し、 前記第1及び第3の軸線が互いに対して平行であり、かつ前記第2及び第4の軸線が前記第1及び第3の軸線と交差する、超小型電子アセンブリ。

IPC (3件)：

H01L 25/10 ( 200 6.01) ,  H01L 25/11 ( 200 6.01) ,  H01L 25/18 ( 200 6.01)

FI (1件)：

H01L 25/14 Z

引用特許：

審査官引用 (2件)

• 特許第8254155号
  
• 樹脂封止型半導体装置
  公報種別：公開公報   出願番号：特願2007-277269   出願人：ローム株式会社