特許
J-GLOBAL ID:201803012867860367
埋め込まれた不正開封反応センサを含む回路基板および電子パッケージ
発明者:
,
,
,
,
,
,
出願人/特許権者:
代理人 (2件):
上野 剛史
, 太佐 種一
公報種別:公表公報
出願番号(国際出願番号):特願2018-511403
公開番号(公開出願番号):特表2018-530056
出願日: 2016年09月13日
公開日(公表日): 2018年10月11日
要約:
【課題】多層回路基板内に埋め込まれた不正開封反応センサを含む電子回路を提供する。【解決手段】電子回路は、多層回路基板、および回路基板内に埋め込まれた不正開封反応センサを含む。この不正開封反応センサは、多層回路基板に関連付けられた安全な空間を少なくとも部分的に定める。特定の実装形態では、この不正開封反応センサは、例えば1つまたは複数の不正開封反応フレームおよび1つまたは複数の不正開封反応マット層を含んでいる回路基板内に埋め込まれた複数の不正開封反応層を含む。これらの不正開封反応フレームは、不正開封反応マット層の上に少なくとも部分的に配置される。これらの不正開封反応マット層は、多層回路基板内に延びている安全な空間を定める。特定の実施形態では、不正開封反応層のうちの1つまたは複数が、複数の個別の不正開封反応回路ゾーンに分割され、これらの回路ゾーンを含んでいる不正開封反応層が、安全な空間内のモニタ回路に電気的に接続される。【選択図】図4
請求項(抜粋):
電子回路であって、
多層回路基板と、
前記多層回路基板内に埋め込まれた不正開封反応センサと
を備え、前記不正開封反応センサが、前記多層回路基板に関連付けられた安全な空間を少なくとも部分的に定める、電子回路。
IPC (3件):
G06F 1/18
, H05K 1/02
, H05K 3/46
FI (4件):
G06F1/18 Z
, H05K1/02 J
, H05K3/46 B
, H05K3/46 Z
Fターム (21件):
5E316AA02
, 5E316AA15
, 5E316AA43
, 5E316BB01
, 5E316CC08
, 5E316CC32
, 5E316CC37
, 5E316CC52
, 5E316DD32
, 5E316EE09
, 5E316FF01
, 5E316GG22
, 5E316GG23
, 5E316GG28
, 5E316HH40
, 5E338AA03
, 5E338AA16
, 5E338BB80
, 5E338CD13
, 5E338CD17
, 5E338EE60
引用特許:
前のページに戻る