特許
J-GLOBAL ID：201803013257772616
キャリブレーション測定のための回路、方法、コンピュータプログラム及び電子デバイス
発明者：
,
,
出願人/特許権者：
代理人 (6件)：
大塚 康徳
, 大塚 康弘
, 高柳 司郎
, 木村 秀二
, 下山 治
, 坂本 隆志
公報種別：特許公報
出願番号（国際出願番号）：特願2016-533600
特許番号：特許第6247763号
出願日： 2013年11月27日
請求項（抜粋）：
【請求項1】 キャリブレーション測定のための回路(200、300、400、500、602)であって、
電流出力を提供する様に構成された第1電流源及び第2電流源(202、203、302、303、402、403、502)と、
前記第1電流源と基準電圧との間に接続された抵抗(204、304、404、504)と、
前記第2電流源と前記基準電圧との間に接続されたキャパシタ(205、305、405、505)と、
前記キャパシタと並列に接続され、前記キャパシタを選択的に放電する様に構成された放電スイッチ(207、307、407、507)と、
前記抵抗の電圧と前記キャパシタの電圧とを比較し、前記キャパシタの電圧が前記抵抗の前記電圧に達したときに信号を出力する様に構成された比較器(206、306、406、506)と、
クロック信号の入力部を有し、前記比較器の出力部に接続されたコントローラ(208、308、408、600、606、608)と、を備え、
前記コントローラは、前記キャパシタを放電するために前記放電スイッチを制御し、前記キャパシタの充電を可能にする様に前記放電スイッチの状態を変化させ、前記キャパシタの電圧が前記抵抗の前記電圧に達したときに前記比較器が前記信号を出力するまでクロック信号のパルスをカウントする様に構成され、
前記コントローラは、クロック信号のパルスのカウント数からキャリブレーション測定値を決定する様に構成され、
前記回路は、
前記第2電流源が代わりに前記抵抗に選択的に接続され、前記第1電流源が代わりに前記キャパシタに選択的に接続されることを含む、別の接続を可能にするスイッチ構成(310、410、510)をさらに備えており、
前記コントローラは、前記別の接続を可能に制御し、前記別の接続でカウントされたクロック信号の第2判定を行う様にさらに構成され、
前記キャリブレーション測定値は、クロック信号のパルスの前記2つのカウントから決定される、回路。
IPC (3件)：
G01R 27/02 ( 200 6.01)
, H03K 5/08 ( 200 6.01)
, G01R 27/26 ( 200 6.01)
G01R 27/02 Z
, H03K 5/08 E
, G01R 27/26 C
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
