特許
J-GLOBAL ID:201803013569069858
半導体装置の作製方法
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2018-032936
公開番号(公開出願番号):特開2018-137448
出願日: 2018年02月27日
公開日(公表日): 2018年08月30日
要約:
【課題】半導体装置の製造工程に用いるマスク枚数、フォトリソグラフィ工程を削減できる半導体装置の作成方法を提供する。【解決手段】基板の上方に第1の導電膜102a、102bを形成し、第1の導電膜の上方に第1の絶縁膜104を形成し、その上方に半導体膜を形成し、半導体膜の少なくとも一部をエッチングしてチャネル領域を含む半導体膜106aを形成し、該半導体膜の上方に第2の絶縁膜108を形成し、その上方にマスク110を形成し、第2の絶縁膜の、チャネル領域を含む半導体膜と重なりかつマスクと重ならない第1の部分を除去することと同時に、第1及び第2の絶縁膜の、マスク及びチャネル領域を含む半導体膜と重ならない第2の部分を除去する第1の工程を行い、第1の工程の後にマスクを除去し、第2の絶縁膜の少なくとも一部の上方に、チャネル領域を含む半導体膜に電気的に接続する第2の導電膜114a〜114cを形成する。【選択図】図3
請求項(抜粋):
基板の上方に第1の導電膜を形成する工程と、
前記第1の導電膜の上方に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜の上方に半導体膜を形成する工程と、
前記半導体膜の上方に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜の上方に、レジストマスクを形成する工程と、
前記レジストマスクを用いて、前記第1の絶縁膜及び前記第2の絶縁膜に第1の開口を形成すると同時に、前記半導体膜と重なる領域に第2の開口を形成する工程と、
前記レジストマスクを除去する工程と、
前記第2の絶縁膜の少なくとも一部の上方に、前記第1の開口及び前記第2の開口を介して前記第1の導電膜と前記半導体膜とを電気的に接続する第2の導電膜を形成する工程と、を有することを特徴とする半導体装置の作製方法。
IPC (3件):
H01L 21/336
, H01L 29/786
, G09F 9/00
FI (3件):
H01L29/78 616K
, H01L29/78 627C
, G09F9/00 338
Fターム (77件):
5F110AA16
, 5F110BB02
, 5F110CC07
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD04
, 5F110DD05
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE07
, 5F110EE08
, 5F110EE11
, 5F110EE14
, 5F110EE15
, 5F110EE36
, 5F110EE38
, 5F110EE43
, 5F110EE44
, 5F110EE45
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF05
, 5F110FF09
, 5F110FF27
, 5F110FF28
, 5F110FF29
, 5F110GG01
, 5F110GG02
, 5F110GG12
, 5F110GG13
, 5F110GG14
, 5F110GG15
, 5F110GG16
, 5F110GG17
, 5F110GG19
, 5F110GG25
, 5F110GG42
, 5F110GG43
, 5F110GG44
, 5F110GG58
, 5F110HL02
, 5F110HL03
, 5F110HL04
, 5F110HL11
, 5F110HL12
, 5F110HL14
, 5F110HM02
, 5F110HM03
, 5F110HM17
, 5F110NN03
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN33
, 5F110NN34
, 5F110NN35
, 5F110NN73
, 5F110QQ02
, 5G435AA17
, 5G435BB05
, 5G435BB12
, 5G435HH12
, 5G435HH13
, 5G435HH14
, 5G435HH20
, 5G435KK05
, 5G435LL03
, 5G435LL04
, 5G435LL07
, 5G435LL08
, 5G435LL14
引用特許:
前のページに戻る