特許
J-GLOBAL ID：201803014729507926
半導体装置及び電子機器
発明者：
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2013-181274
公開番号（公開出願番号）：特開2014-064453
特許番号：特許第6239319号
出願日： 2013年09月02日
公開日（公表日）： 2014年04月10日
請求項（抜粋）：
【請求項1】 電圧変換回路を有する電源回路と、
レジスタを有するCPUコアと、を有し、
前記電圧変換回路は、第1のクロック信号に従って電位を生成する機能を有し、
前記レジスタは、セレクタと、第1の記憶回路と、第2の記憶回路と、を有し、
前記第1の記憶回路は、第2のクロック信号に従ってデータを保持する機能を有し、
前記第2の記憶回路は、前記第1の記憶回路から出力されたデータを保持する機能を有し、
前記電圧変換回路は、第1のトランジスタを有し、
前記第2の記憶回路は、第2のトランジスタと、第1の容量とを有し、
前記セレクタの出力端子は、前記第1の記憶回路の入力端子と電気的に接続され、
前記セレクタの入力端子は、前記第2の記憶回路の出力端子と電気的に接続され、
前記第1のトランジスタのゲートは、前記第1のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第1のトランジスタのバックゲートは、前記第1のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第2のトランジスタのソース又はドレインの一方は、前記第1の容量と電気的に接続され、
前記電圧変換回路によって生成された電位は、前記第2のトランジスタのバックゲートに供給されることを特徴とする半導体装置。
IPC (6件)：
H02M 3/07 ( 200 6.01)
, H01L 29/786 ( 200 6.01)
, H01L 21/822 ( 200 6.01)
, H01L 27/04 ( 200 6.01)
, H01L 21/8234 ( 200 6.01)
, H01L 27/088 ( 200 6.01)
H02M 3/07
, H01L 29/78 617 N
, H01L 29/78 618 B
, H01L 29/78 613 Z
, H01L 27/04 G
, H01L 27/088 E
, H01L 27/088 331 E
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
