特許
J-GLOBAL ID：201803015155429332

電荷をトラップするための層を含む半導体素子の製造方法

発明者：
ブローカールト,マルセル

ブローカールト,マルセル について

, 
カペッロ,ルチアーナ

カペッロ,ルチアーナ について

, 
ベルトラン,イザベル

ベルトラン,イザベル について

, 
コロンベット,ノルベルト

コロンベット,ノルベルト について


出願人/特許権者：
ソワテク

ソワテク について


代理人 (1件)： 鎌田 耕一
公報種別：公表公報
出願番号（国際出願番号）：特願2017-564055
公開番号（公開出願番号）：特表2018-523300
出願日： 2016年06月01日
公開日（公表日）： 2018年08月16日
要約：
本発明は、半導体素子の製造方法に関する。方法は、電荷トラップ層を含む基板に対する、基板のRF特性を損なうことが可能な急速熱処理工程を含む。本発明によれば、急速熱処理工程に追随して、700°C〜1100°Cで少なくとも15秒間の基板の回復熱処理を行う。【選択図】図5
請求項（抜粋）：
半導体素子の製造方法であって、 前記方法は、電荷トラップ層(3)を含む基板(1)に対する、前記基板(1)のRF特性を損なうことが可能な急速熱処理工程を含み、 前記急速熱処理工程に追随して、700°C〜1100°Cで少なくとも15秒間の前記基板の回復熱処理を行うことを特徴とする、方法。
IPC (4件)：
H01L 21/02 ,  H01L 27/12 ,  H01L 21/322 ,  H01L 21/26
FI (4件)：
H01L27/12 B ,  H01L21/322 Z ,  H01L21/26 F ,  H01L21/02 B
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM