特許
J-GLOBAL ID：201803016731299675

メモリ装置の制御方法

発明者：
菅野 伸一

菅野 伸一 について


出願人/特許権者：
東芝メモリ株式会社

東芝メモリ株式会社 について


代理人 (1件)： 特許業務法人スズエ国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2018-138737
公開番号（公開出願番号）：特開2018-195333
出願日： 2018年07月24日
公開日（公表日）： 2018年12月06日
要約：
【課題】不揮発性メモリを長寿命化する方法を提供する。【解決手段】情報処理システム35において、情報処理装置17のプロセッサは、メモリ装置5で選択されたガベージコレクション対象エリア内の有効データを示す第1の情報を、メモリ装置から受信する。プロセッサは、第1の情報で示される有効データのうち、削除対象データであり、かつ、メモリ装置ではない他のメモリに書き込まれていないデータを示す第2の情報を生成し、第2の情報をメモリ装置に送信する。【選択図】図1
請求項（抜粋）：
プロセッサによるメモリ装置の制御方法であって、 前記プロセッサが、前記メモリ装置によって選択されたガベージコレクション対象エリア内の有効データを示す第1の情報を、前記メモリ装置から受信することと、 前記プロセッサが、前記第1の情報で示される前記有効データのうち、削除対象データであり、かつ、前記メモリ装置ではない他のメモリに書き込まれていないデータを示す第2の情報を生成することと、 前記プロセッサが、前記第2の情報を前記メモリ装置に送信することと、 を具備する方法。
IPC (4件)：
G06F 12/02 ,  G06F 12/00 ,  G06F 12/086 ,  G06F 12/089
FI (4件)：
G06F12/02 530C ,  G06F12/00 597U ,  G06F12/0866 100 ,  G06F12/0893 107
Fターム (3件)：
5B160AA10 ,  5B205MM11 ,  5B205VV03
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM