特許
J-GLOBAL ID：201803016938327466
MOSFET
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人明成国際特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2013-148170
公開番号（公開出願番号）：特開2015-023074
特許番号：特許第6241100号
出願日： 2013年07月17日
公開日（公表日）： 2015年02月02日
請求項（抜粋）：
【請求項1】 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)であって、
窒化ガリウム(GaN)から主に成るp型半導体層と、
窒化ガリウム(GaN)から主に成り、前記p型半導体層に接合されたn型半導体層と、
電気絶縁性を有し、前記p型半導体層および前記n型半導体層を被覆する保護膜であって、
酸化アルミニウム(Al2O3)から成る第1の層と、
酸化アルミニウム(Al2O3)とは異なる電気絶縁材料から成り、前記第1の層に積層された第2の層と、
前記第1の層および前記第2の層を貫通する開口部と
を含み、前記第1の層が、前記p型半導体層および前記n型半導体層に隣接し、前記p型半導体層と前記n型半導体層とが接合されたpn接合面の端部のうち、前記開口部の外側における端部を被覆する、保護膜と、
電気絶縁性を有し、前記保護膜の前記開口部の内側に設けられ、前記p型半導体層および前記n型半導体層と、前記pn接合面の端部のうち前記第1の層に被覆された端部と対になる端部である、前記開口部の内側における端部と、を被覆するゲート絶縁膜と、
前記ゲート絶縁膜に接合されたゲート電極と
前記開口部の内側に位置し、前記p型半導体層又は前記n型半導体層に接合されたソース電極と、
前記p型半導体層と前記n型半導体層とを含む半導体層の前記開口部が形成される側の表面とは反対の面である、裏面に接合されたドレイン電極と、
を備え、
前記第1の層と前記第2の層とを合わせた前記保護膜の全体の厚みは、400nm以上である、MOSFET。
IPC (9件)：
H01L 29/12 ( 200 6.01)
, H01L 29/78 ( 200 6.01)
, H01L 21/337 ( 200 6.01)
, H01L 21/338 ( 200 6.01)
, H01L 29/808 ( 200 6.01)
, H01L 29/812 ( 200 6.01)
, H01L 21/336 ( 200 6.01)
, H01L 29/06 ( 200 6.01)
, H01L 29/20 ( 200 6.01)
H01L 29/78 652 T
, H01L 29/80 V
, H01L 29/78 653 A
, H01L 29/78 658 F
, H01L 29/78 658 G
, H01L 29/78 652 M
, H01L 29/78 652 P
, H01L 29/06 301 F
, H01L 29/06 301 V
, H01L 29/20
, H01L 29/78 301 B
, H01L 29/78 301 N
