半導体素子取付基板

発明者： ,
出願人/特許権者：
代理人 (1件)：木村正俊
公報種別：公開公報
出願番号（国際出願番号）：特願2016-146243
公開番号（公開出願番号）：特開2018-018880
出願日： 2016年07月26日
公開日（公表日）： 2018年02月01日
要約：

【課題】端子や半導体素子の基板への取り付け作業が容易となるし、半導体素子取付基板を省スペースとする。【解決手段】外部の電気回路への接続用の取付部16a〜16cを有する半導体モジュール4に接続される部品8が基板2に取り付けられ、取付部16a〜16cに対応する貫通孔20a〜20cが基板2に形成され、貫通孔20a〜20cの周囲に取付部16a〜16cと接触可能に半導体接続パターン22a〜22cが形成され、取付部16a〜16cを貫通孔20a〜20cに一致させて半導体モジュール4が配置され、基板2に端子6a〜6cの一部が接触し、その一部を貫通してボルト26a〜26cが基板2の貫通孔20a〜20cを介して半導体モジュール4の取付部16a〜16cに結合されている。【選択図】図1

請求項（抜粋）：

外部の電気回路への接続用の取付部を有する半導体素子と、前記半導体素子に接続される部品が取り付けられ、前記半導体素子の前記取付部に対応する貫通孔を有し、前記貫通孔の周囲に前記取付部と接触可能に設けられた半導体接続パターンが形成され、前記半導体素子の前記取付部が前記貫通孔に一致させて配置された基板と、前記基板に一部が接触しており、その一部を貫通して前記基板の前記貫通孔を介して前記半導体素子の取付部に結合された結合手段によって前記基板及び半導体素子に取り付けられた端子とを、有し、前記端子が前記基板から外部に突出している半導体素子取付基板。

IPC (7件)：

H01L 23/40 , H01L 23/34 , H01L 23/12 , H01L 25/07 , H01L 25/18 , H05K 1/02 , H05K 7/14

FI (7件)：

H01L23/40 A , H01L23/34 A , H01L23/12 J , H01L25/04 C , H05K1/02 C , H05K1/02 Q , H05K7/14 C

Fターム (18件)：

5E338AA01 , 5E338AA02 , 5E338BB03 , 5E338BB04 , 5E338BB05 , 5E338BB13 , 5E338BB25 , 5E338CC08 , 5E338EE02 , 5E338EE22 , 5E338EE32 , 5E348AA02 , 5E348AA08 , 5E348AA21 , 5E348AA32 , 5F136DA27 , 5F136EA03 , 5F136EA41

引用特許：

出願人引用 (2件)

半導体装置
公報種別：公開公報出願番号：特願平4-168040 出願人：富士電機株式会社
特開平4-345082

審査官引用 (2件)

半導体装置
公報種別：公開公報出願番号：特願平4-168040 出願人：富士電機株式会社
特開平4-345082

前のページに戻る