特許
J-GLOBAL ID：201803020267041349

半導体装置

発明者：
豊田 善昭

豊田 善昭 について

, 
片倉 英明

片倉 英明 について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2016-180036
公開番号（公開出願番号）：特開2018-046165
出願日： 2016年09月14日
公開日（公表日）： 2018年03月22日
要約：
【課題】縦型の半導体素子が同一基板に設けられた横型の半導体素子において縦方向の耐圧の向上を図る。【解決手段】半導体装置は、同一の半導体基板20に形成された横型のMOSFET100と縦型の半導体素子とを有する。横型のMOSFET100では、バックゲート電極15の電位がソース電極10およびゲート電極8の電位よりも所定値(40[V]以上)高く設定され、ドレイン側の拡散領域3およびドレイン拡散領域5と、ドレイン電極9と、ゲート絶縁膜7およびゲート電極8と、LOCOS膜11とが、ソース拡散領域4を中心として環状に設けられることにより、ドレイン拡散領域5とソース拡散領域4との間のチャネル活性領域と、LOCOS膜11の周縁部とが環状になる。【選択図】図1
請求項（抜粋）：
第1導電型の半導体基板上に、横型の半導体素子と、縦型の半導体素子とが設けられた半導体装置であって、 前記横型の半導体素子は、 前記半導体基板の一方の主面側の表面層に、選択的に設けられた第2導電型の第1拡散領域と、 前記半導体基板の一方の主面側の表面層に、前記第1拡散領域から離して選択的に設けられた前記第2導電型の第2拡散領域と、 前記第1拡散領域の内部に選択的に設けられた、前記第1拡散領域よりも不純物濃度が高い前記第2導電型の第3拡散領域と、 前記第2拡散領域の内部に選択的に設けられた、前記第2拡散領域よりも不純物濃度が高い前記第2導電型の第4拡散領域と、 前記半導体基板の一方の主面の前記横型の半導体素子の終端部分に選択的に設けられ、かつ前記半導体基板の一方の主面の、前記第3拡散領域と前記第4拡散領域とに挟まれた部分に、選択的に設けられた局部絶縁膜と、 前記半導体基板の一方の主面の、前記第1拡散領域と前記第2拡散領域とに挟まれた部分に、ゲート絶縁膜を介して設けられ、前記局部絶縁膜の表面の一部に前記ゲート絶縁膜を介して設けられたゲート電極と、 を有し、 前記半導体基板の他方の主面側の電位が、前記ゲート電極、前記第3拡散領域、および前記第4拡散領域の電位より所定値以上高く設定され、 前記第1拡散領域および前記第3拡散領域と、前記ゲート電極と、前記局部絶縁膜とは、平面パターンにおいて、前記第4拡散領域を囲うように、環状に設けられたことを特徴とする半導体装置。
IPC (4件)：
H01L 21/823 ,  H01L 27/06 ,  H01L 21/336 ,  H01L 29/78
FI (2件)：
H01L27/06 102A ,  H01L29/78 301D
Fターム (31件)：
5F048AA05 ,  5F048AC01 ,  5F048AC03 ,  5F048AC06 ,  5F048BA01 ,  5F048BB03 ,  5F048BB19 ,  5F048BC07 ,  5F048BC12 ,  5F048BC18 ,  5F048BD07 ,  5F048BD10 ,  5F048BF16 ,  5F048BF18 ,  5F048BG12 ,  5F048BH02 ,  5F140AA25 ,  5F140AB01 ,  5F140AC01 ,  5F140AC21 ,  5F140AC23 ,  5F140BD19 ,  5F140BF01 ,  5F140BF04 ,  5F140BF54 ,  5F140BH04 ,  5F140BH17 ,  5F140BH30 ,  5F140BH43 ,  5F140CB01 ,  5F140CD09
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM