特許
J-GLOBAL ID：201803020457211593

半導体装置および半導体装置の製造方法

発明者：
長尾 勝久

長尾 勝久 について


出願人/特許権者：
ローム株式会社

ローム株式会社 について


代理人 (1件)： 特許業務法人あい特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2018-022228
公開番号（公開出願番号）：特開2018-078348
出願日： 2018年02月09日
公開日（公表日）： 2018年05月17日
要約：
【課題】電気特性の測定時の放電開始電圧を向上でき、表面電極のパッドエリアを広くできるか、1つのウエハから得られる半導体装置の数(チップ数)を増やすことができる半導体装置およびその製造方法を提供すること。【解決手段】半導体装置1は、表面2A、裏面2Bおよび端面2Cを有するn型のSiC層2と、SiC層2の表面2Aの端部に露出するようにSiC層2に形成されたp型の電圧緩和層7と、電圧緩和層7を覆うようにSiC層2上に形成された絶縁層8と、絶縁層8を通ってSiC層2の表面2Aに接続され、選択的に露出したパッドエリア95を有するアノード電極9とを含む。【選択図】図2
請求項（抜粋）：
表面および裏面、ならびに当該表面および裏面を取り囲む端面を有し、半導体素子構造が形成された第1導電型のSiC層と、 前記SiC層の前記表面に形成された第1の絶縁層と、 前記第1の絶縁層を通って前記SiC層の前記表面に接続された表面電極と、 前記表面電極を覆うように前記第1の絶縁層上に形成され、前記表面電極の一部をパッドエリアとして露出させる開口を有し、かつ前記第1の絶縁層における前記SiC層層の前記表面の前記端部上の部分を露出させるように、前記SiC層の前記端面に対して前記SiC層の内側に後退した外周縁を有する第2の絶縁層とを含む、半導体装置。
IPC (8件)：
H01L 29/872 ,  H01L 29/47 ,  H01L 29/861 ,  H01L 29/868 ,  H01L 29/06 ,  H01L 29/12 ,  H01L 29/78 ,  H01L 21/336
FI (15件)：
H01L29/86 301F ,  H01L29/48 F ,  H01L29/48 D ,  H01L29/86 301D ,  H01L29/91 H ,  H01L29/86 301E ,  H01L29/06 301G ,  H01L29/06 301V ,  H01L29/78 652T ,  H01L29/78 652Q ,  H01L29/78 652S ,  H01L29/78 658J ,  H01L29/78 658Z ,  H01L29/06 301M ,  H01L29/78 652N
Fターム (13件)：
4M104AA03 ,  4M104BB01 ,  4M104BB02 ,  4M104BB05 ,  4M104BB14 ,  4M104BB16 ,  4M104EE06 ,  4M104EE11 ,  4M104EE17 ,  4M104EE18 ,  4M104FF35 ,  4M104GG03 ,  4M104HH20
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM