特許

J-GLOBAL ID：201803020688693817

抵抗変化メモリ

発明者： 相川 尚徳 ,  岸 達也 ,  中塚 圭祐 ,  稲葉 聡 ,  都甲 大 ,  細谷 啓司 ,  イ・ジェヨン ,  ソウ・ホンジュ ,  キム・セドン
出願人/特許権者： 東芝メモリ株式会社 ,  エスケーハイニックス株式会社
代理人 (1件)： 特許業務法人スズエ国際特許事務所
公報種別：公表公報
出願番号（国際出願番号）：特願2017-559045
公開番号（公開出願番号）：特表2018-521500
出願日： 2016年03月14日
公開日（公表日）： 2018年08月02日
要約：

一実施形態によれば、抵抗変化メモリは、半導体基板、制御端子、第1の端子及び第2の端子を有するトランジスタ、前記トランジスタは前記半導体基板上に設けられている、前記トランジスタを覆う絶縁層、前記第1の端子に接続され、そして、前記絶縁層上に設けられた第1の導電線、前記絶縁層上に設けられた第2の導電線、及び前記第2の端子と前記第2の導電線との間に接続された抵抗変化素子を含む。前記第1及び第2の導電線が配置された方向において、前記第1の導電線は前記第2の導電線の幅よりも大きい幅を有する。

請求項（抜粋）：

半導体基板; 制御端子、第1の端子及び第2の端子を有するトランジスタ、前記トランジスタは前記半導体基板上に設けられている; 前記トランジスタを覆う絶縁層; 前記第1の端子に接続され、そして、前記絶縁層上に設けられた第1の導電線; 前記絶縁層上に設けられた第2の導電線;及び 前記第2の端子と前記第2の導電線との間に接続された抵抗変化素子を具備し、 前記第1及び第2の導電線が配置された方向において、前記第1の導電線は前記第2の導電線の幅よりも広い幅を有する抵抗変化メモリ。

IPC (5件)：

H01L 21/823 ,  H01L 27/105 ,  G11C 11/16 ,  H01L 29/82 ,  H01L 43/08

FI (5件)：

H01L27/105 447 ,  G11C11/16 212 ,  H01L29/82 Z ,  H01L43/08 Z ,  H01L27/105 449

Fターム (39件)：

4M119AA05 ,  4M119AA07 ,  4M119AA10 ,  4M119BB01 ,  4M119CC05 ,  4M119DD06 ,  4M119DD09 ,  4M119DD17 ,  4M119DD33 ,  4M119DD45 ,  4M119EE22 ,  4M119EE27 ,  4M119EE40 ,  4M119GG01 ,  4M119GG07 ,  5F083FZ10 ,  5F083GA02 ,  5F083GA11 ,  5F083GA15 ,  5F083KA06 ,  5F083LA12 ,  5F083LA16 ,  5F083LA20 ,  5F083PR07 ,  5F092AB06 ,  5F092AC12 ,  5F092AD23 ,  5F092AD25 ,  5F092BB23 ,  5F092BB25 ,  5F092BB34 ,  5F092BB35 ,  5F092BB36 ,  5F092BB37 ,  5F092BB43 ,  5F092BB45 ,  5F092BC03 ,  5F092BC04 ,  5F092BC07

引用特許：

出願人引用 (3件)

• 抵抗変化メモリ
  公報種別：公開公報   出願番号：特願2011-064925   出願人：株式会社東芝
• メモリ装置
  公報種別：公開公報   出願番号：特願2005-122099   出願人：日本電信電話株式会社, エヌ・ティ・ティ・アドバンステクノロジ株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2008-166158   出願人：株式会社東芝

審査官引用 (3件)

• 抵抗変化メモリ
  公報種別：公開公報   出願番号：特願2011-064925   出願人：株式会社東芝
• メモリ装置
  公報種別：公開公報   出願番号：特願2005-122099   出願人：日本電信電話株式会社, エヌ・ティ・ティ・アドバンステクノロジ株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2008-166158   出願人：株式会社東芝