特許

J-GLOBAL ID：201803021260124369

パッケージオンパッケージ構造体用のインターポーザ

発明者： ジェ・シク・イ ,  キュ-ピョン・ファン ,  ホン・ボク・ウィ
出願人/特許権者： クアルコム,インコーポレイテッド
代理人 (2件)： 村山 靖彦 ,  黒田 晋平
公報種別：公表公報
出願番号（国際出願番号）：特願2017-563204
公開番号（公開出願番号）：特表2018-518057
出願日： 2016年05月24日
公開日（公表日）： 2018年07月05日
要約：

パッケージオンパッケージ(PoP)構造体は、第1のダイと、第2のダイと、第1のダイと第2のダイとの間のインターポーザによって第1のダイおよび第2のダイに電気的に結合されたメモリデバイスとを含む。インターポーザは、モールド内に形成された銅充填ビアを含む。

請求項（抜粋）：

第1のダイと、 第2のダイと、 前記第1のダイと前記第2のダイとの間のインターポーザによって前記第1のダイおよび前記第2のダイに電気的に結合されたメモリデバイスであって、前記インターポーザがモールド内に形成された銅充填ビアを備える、メモリデバイスと を備える、パッケージオンパッケージ(PoP)構造体。

IPC (6件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 23/29 ,  H01L 23/31 ,  H01L 21/56

FI (3件)：

H01L25/08 H ,  H01L23/30 R ,  H01L21/56 T

Fターム (12件)：

4M109AA01 ,  4M109BA04 ,  4M109CA21 ,  4M109CA22 ,  4M109DB15 ,  4M109EA14 ,  5F061AA01 ,  5F061BA04 ,  5F061CA21 ,  5F061CA22 ,  5F061CB02 ,  5F061CB13

引用特許：

審査官引用 (2件)

• マイクロエレクトロニクスダイ、当該ダイを含む積層ダイ及びコンピュータシステム、当該ダイ内に多チャネル通信路を製造する方法、並びに、積層ダイパッケージの部品間での電気通信を可能にする方法
  公報種別：公表公報   出願番号：特願2014-516057   出願人：インテルコーポレイション
• 埋め込み構造およびその製造方法
  公報種別：公表公報   出願番号：特願2013-520779   出願人：マーベルワールドトレードリミテッド