文献
J-GLOBAL ID：201902204999572220   整理番号：19S1395315

Evaluation of latch-based physical random number generator implementation on 40 nm ASICs

  • 出版者サイト 複写サービスで全文入手
  • 高度な検索・分析はJDreamⅢで
著者 (3件)：
Torii, Naoya

Torii, Naoya について

(Fujitsu Laboratories Ltd.)

Fujitsu Laboratories Ltd. について

, 
Yamamoto, Dai

Yamamoto, Dai について

(Fujitsu Laboratories Ltd.)

Fujitsu Laboratories Ltd. について

, 
Matsumoto, Tsutomu

Matsumoto, Tsutomu について

(Yokohama National University)

Yokohama National University について


資料名：
TrustED 2016 - Proceedings of the International Workshop on Trustworthy Embedded Devices, co-located with CCS 2016

TrustED 2016 - Proceedings of the International Workshop on Trustworthy Embedded Devices, co-located with CCS 2016 について


ページ： 23-30  発行年： 2016年 
JST資料番号： SCOPUS  ISBN： 9781450345675 
発行国： アメリカ (USA)  言語： 英語 (EN)

前のページに戻る

TOP

BOTTOM