文献

J-GLOBAL ID：201902221606716714   整理番号：19A1283442

Pt/CaxSr1-xBi2Ta2O9/Hf-アール-O/Si高性能強誘電体ゲート電界効果トランジスタにおける強誘電結晶粒サイズと配向の研究【JST・京大機械翻訳】

Investigation of Ferroelectric Grain Sizes and Orientations in Pt/CaxSr1-xBi2Ta2O9/Hf-Al-O/Si High Performance Ferroelectric-Gate Field-Effect-Transistors

著者 (3件)： Zhang Wei (National Institute of Advanced Industrial Science and Technology, 1-1-1 Umezono, Tsukuba, Ibaraki 305-8568, Japan) ,  Takahashi Mitsue (National Institute of Advanced Industrial Science and Technology, 1-1-1 Umezono, Tsukuba, Ibaraki 305-8568, Japan) ,  Sakai Shigeki (National Institute of Advanced Industrial Science and Technology, 1-1-1 Umezono, Tsukuba, Ibaraki 305-8568, Japan)
資料名： Materials (Web)  (Materials (Web))
巻： 12  号： 3  ページ： 399  発行年： 2019年 
JST資料番号： U7237A  ISSN： 1996-1944  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： スイス (CHE)  言語： 英語 (EN)

抄録/ポイント： 強誘電体ゲート電界効果トランジスタ(FeFET)における多結晶CaxSr1xBi2Ta2O9(CxS1xBT)膜の結晶粒サイズと配向を調べるために,Electron後方散乱回折(EBSD)を適用した。x=0,0.1,0.2,0.5,および1を持つCxS1xBT FeFETをEBSD逆極点図によって特性化した。x=0,0.1および0.2のマップは,x=0.5および1のマップよりも,膜に沿ったa軸成分のより多くの介在物を有するより均一でより小さい結晶粒を示した。CxS1xBTの自発分極がa軸に沿って存在すると予想されるので,膜を横切ってEを印加するとき,膜の垂直a軸成分の包含が,CxS1xBTの分極対電場(PE)ヒステリシス曲線を得るために必要である。FeFETのメモリウィンドウはPEヒステリシス曲線から生じるので,EBSDの結果はFeFETの電気的性能と一致し,x=0,0.1,0.2のFeFETはx=0.5と1のFeFETよりも広いメモリウィンドウを持っていた。C0.1S0.9BT多結晶化に対するアニーリング温度の影響もEBSD法を用いて調べた。Copyright 2019 The Author(s) All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 介在物 ,  ヒステリシス ,  キャラクタリゼーション ,  多結晶 ,  極点図 ,  分極 ,  回折 ,  *結晶粒径 ,  後方散乱 ,  電場 ,  *結晶粒 ,  自発分極 ,  *強誘電体
準シソーラス用語： アニーリング温度 ,  EBSD , 【Automatic Indexing@JST】

著者キーワード (5件)： EBSD ,  FEFET ,  強誘電体 ,  穀物 ,  配向

分類 (2件)： モルタル,コンクリート  (RA06042H) ,  抵抗性  (YH02050K)

引用文献 (34件)：

• Tarui, Y.; Hirai, T.; Teramoto, K.; Koike, H.; Nagashima, K. Application of the ferroelectric materials to ULSI memories. Appl. Surf. Sci. 1997, 113-114, 656-663.
• Scott, J.F. Ferroelectric Memories. In Advanced Microelectronics; Springer Series; Springer: Berlin/Heidelberg, Germany, 2000; Chapter 12.
• Sakai, S.; Takahashi, M. Recent progress of ferroelectric-gate field-effect transistors and applications to nonvolatile logic and FeNAND flash memory. Materials 2010, 3, 4950-4964.
• Böscke, T.S.; Müller, J.; Bräuhaus, D.; Schröder, U.; Böttger, U. Ferroelectricity in hafnium oxide: CMOS compatible ferroelectric field effect transistors. In Proceedings of the 2011 IEEE International Electron Devices Meeting, Washington, DC, USA, 5-7 December 2011; pp. 24.5.1-24.5.4.
• Sakai, S.; Zhang, X.Z.; Hai, L.V.; Zhang, W.; Takahashi, M. Downsizing and memory array integration of Pt/SrBi2Ta2O9/Hf-Al-O/Si ferroelectric-gate field-effect transistors. In Proceedings of the 2012 12th Annual Non-Volatile Memory Technology Symposium, Singapore, 31 October-2 November 2012; pp. 55-59.

タイトルに関連する用語 (7件)： Pt ,  Si ,  高性能 ,  強誘電体ゲート電界効果トランジスタ ,  結晶粒サイズ ,  配向 ,  研究