文献
J-GLOBAL ID：201902231643626053
整理番号：19A2004370
計算再利用を用いたプロセッサ省電力化の検討
-
出版者サイト
{{ this.onShowPLink() }}
複写サービスで全文入手
{{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=19A2004370©=1") }}
-
高度な検索・分析はJDreamⅢで
{{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=19A2004370&from=J-GLOBAL&jstjournalNo=U0451A") }}
著者 (3件)：
,
,
資料名：
巻：
2019
号：
ARC-237
ページ：
Vol.2019-ARC-237,No.6,1-7 (WEB ONLY)
発行年：
2019年07月17日
JST資料番号：
U0451A
資料種別：
会議録 (C)
記事区分：
原著論文
発行国：
日本 (JPN)
言語：
日本語 (JA)
抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
ゲート遅延に対する配線遅延の相対的な増大から,集積回路の微細化による高クロック化だけではマイクロプロセッサの性能向上を実現することは困難になってきた.こうした中で,SIMDやスーパースカラなどの命令間の並列性に着目した高速化手法が注目されるようになった.しかし,プログラム中の並列性を持つ部分全てに並列化を適用するのは困難なため,これらの手法よる性能向上にも限界がある.並列化による高速化が注目される一方で,我々は独自性の高い計算再利用に基づく高速化手法を採用した自動メモ化プロセッサを提案している.計算再利用とは処理の実行自体を省略することで高速化を図る手法であるが,実行の省略により,実行に必要なプロセッサユニットでの動的消費電力が低減するため,消費電力削減にも効果がある可能性がある.そこで本稿では,計算再利用が持つ,プロセッサ省電力化に対するポテンシャルを検証するため,自動メモ化プロセッサの詳細な電力評価を行った.評価の結果,一部のベンチマークにおいてはプログラムの実行に必要な消費エネルギーが減少することを確認した.(著者抄録)
シソーラス用語：
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ（有料）でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
,
,
,
,
,
,
,
,
準シソーラス用語：
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ（有料）でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
,
,
分類 (2件)：
分類
JSTが定めた文献の分類名称とコードです
演算方式
, 専用演算制御装置
引用文献 (7件)：
-
Tsumura, T., Suzuki, I., Ikeuchi, Y., Matsuo, H., Nakashima, H. and Nakashima, Y.: Design and Evaluation of an Auto-Memoization Processor, Proc. Parallel and Distributed Computing and Networks, pp. 245-250 (2007).
-
Norvig, P.: Paradigms of Artificial Intelligence Programming, Morgan Kaufmann (1992).
-
Huang, J. and Lilja, D. J.: Exploiting Basic Block Value Locality with Block Reuse, Proc. 5th Int’l Symp. on High-Performance Computer Architecture (HPCA-5), pp. 106-114 (1999).
-
Li, S., Ahn, J. H., Strong, R. D., Brockman, J. B., Tullsen, D. M. and Jouppi, N. P.: McPAT: an Integrated Power, Area, and Timing Modeling Framework for Multicore and Manycore Architectures, Microarchitecture, 2009. MICRO-42. 42nd Annual IEEE/ACM International Symposium on, IEEE, pp. 469-480 (2009).
-
Li, S., Chen, K., Ahn, J. H., Brockman, J. B. and Jouppi, N. P.: CACTI-P: Architecture-Level Modeling for SRAM-based Structures with Advanced Leakage Reduction Techniques, Computer-Aided Design (ICCAD), 2011 IEEE/ACM International Conference on, IEEE, pp. 694-701 (2011).
もっと見る
タイトルに関連する用語 (4件)：
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです
,
,
,
前のページに戻る
