文献

J-GLOBAL ID：201902238134792321   整理番号：19A0518960

オンチップ基板バイアス電圧制御技術を用いた40nm CMOS VバンドVCO【JST・京大機械翻訳】

A 40 nm CMOS V-band VCO with on-chip body bias voltage control technique

著者 (7件)： Zhou Qian (Institute of Microelectronics and Photoelectronics, Zhejiang University, Hangzhou, China) ,  Zhang Shifeng (Institute of Microelectronics and Photoelectronics, Zhejiang University, Hangzhou, China) ,  Jie Lu (Institute of Microelectronics and Photoelectronics, Zhejiang University, Hangzhou, China) ,  Feng Guangtao (Semiconductor Manufacturing International Corporation, Shanghai, China) ,  Han Yan (Institute of Microelectronics and Photo Electronics, Zhejiang University, Hangzhou, China) ,  Han Xiaoxia (Institute of Microelectronics and Photoelectronics, Zhejiang University, Hangzhou, China) ,  Ray C. C. Cheung (Department of Electronic Engineering, City University of Hong Kong, Hong Kong)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： CCIS  ページ： 177-180  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文は,40nm CMOS V帯電圧制御発振器(VCO)を提示した。オンチップ体バイアス電圧制御技術を用いて,出力信号の位相雑音と安定性を改善した。設計は,ダイサイズ0.078mm2のRF混合信号CMOSプロセスにより作製した。シリコンの結果に基づいて,提案したVバンドVCOは1MHzオフセットで86dBc/Hzの位相雑音を達成できる。VCOは1.2V電源から17.8mA電流を引き出す。同じバッチの伝統的構造VCOと比較して,測定したFOMは,-165.4dBから-169dBまで最適化され,一方,出力信号電力オフセットは1.8dBm減少した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： VCO【発振器】 ,  電力 ,  位相雑音 ,  ケイ素 ,  ロット ,  最適化 ,  *CMOS ,  電流 ,  *電圧制御 ,  オフセット
準シソーラス用語： CMOSプロセス ,  混合信号 ,  出力信号 ,  *バイアス電圧 ,  *オンチップ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： オンチップ ,  基板バイアス ,  電圧制御 ,  CMOS ,  Vバンド ,  VCO