文献

J-GLOBAL ID：201902257777379005   整理番号：19A0036803

高速直列インタフェイスに基づくビット誤り率試験と誤り訂正システムの設計【JST・京大機械翻訳】

Design of a Bit Error Ratio Testing and Error Correction System Based on High-Speed Serial Interface

著者 (3件)： Zhu Lingjun (State Key Laboratory of ASIC and System, Fudan University, Shanghai, 200433, China) ,  Wang Jian (State Key Laboratory of ASIC and System, Fudan University, Shanghai, 200433, China) ,  Lai Jinmei (State Key Laboratory of ASIC and System, Fudan University, Shanghai, 200433, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ICSICT  ページ： 1-3  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,高速シリアルインタフェースに基づくビット誤り率試験(BERT)と誤り訂正システムの設計と実装について述べた。オンチップおよびオフチップループバック法を用いて,デュアルチャネル高速シリアルデータ伝送を実行した。擬似ランダム二値系列(PRBS)に基づく7つの任意テストパターン発生器を,単一または自動化BERTに適用した。偶数パリティ行列に基づく効率的誤差補正法を提案し,受信機データFIFOとシフトレジスタを用いて実装した。制御プログラムを動的試験構成,試験結果出力およびユーザインタフェイスのために設計した。実験結果は,システムのデータ伝送速度が3Gbit/sに達することを示した。単一試験におけるBERの測定可能範囲は,2~-34~1である。誤差補正法は,BERが2~-20より低いときに,誤差ビットを著しく減少させることができ,オーバヘッドは12.5%である。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 偶数 ,  シフトレジスタ ,  受信機 ,  *高速度 ,  ユーザインタフェイス ,  *誤り訂正 ,  自動化 ,  *インタフェイス
準シソーラス用語： オーバヘッド ,  動的試験 ,  データ伝送 ,  デュアルチャネル ,  オンチップ ,  シリアルインターフェース ,  *ビット誤り率 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： 直列 ,  インタフェイス ,  ビット誤り率 ,  試験 ,  誤り訂正 ,  設計