文献

J-GLOBAL ID：201902261828124963   整理番号：19A0524515

高速ゲートブロックを持つ最小化LCLフィルタに基づく単相グリッド接続インバータのZVRT能力【JST・京大機械翻訳】

ZVRT capability of minimized-LCL-filter-based single-phase grid-tied inverter with high-speed gate-block

著者 (3件)： Nagai Satoshi (Nagaoka University of Technology, Department of Energy and Environment Science Engineering, Nagaoka, Niigata, Japan) ,  Kusaka Keisuke (Nagaoka University of Technology, Department of Energy and Environment Science Engineering, Nagaoka, Niigata, Japan) ,  Itoh Jun-Ichi (Nagaoka University of Technology, Department of Energy and Environment Science Engineering, Nagaoka, Niigata, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ECCE  ページ： 1757-1764  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,最小化LCLフィルタを有する単一相グリッド化インバータに対する故障Ride Thラフ(FRT)要求を満たすために,ゼロ電圧符号化(ZVRT)法とLCLフィルタ最適化設計法を提案した。小さなLCLフィルタを用いるとき,インバータ出力電流は電圧サグでオーバーシュートする。本論文で提案した方法として,インバータ出力電流オーバーシュートを,グリッド電圧降下と回復における高速ゲートブロックにより抑制した。スイッチング周期より速いオーバーシュート電流を抑制するために,本論文は,FRT要件を満たすために最小化LCLフィルタの設計方法を明らかにした。特に,設計したLCLフィルタは,相互接続インダクタインピーダンスがインバータ正規化インピーダンスの1.0%であるのに対し,フィルタインダクタは%Z=0.78%であることを示した。さらに,インバータ出力電流オーバシュート率は,高速ゲートブロックおよび設計LCLフィルタにより,37.2%に抑制された。従って,提案したZVRT法と設計したLCLフィルタによりFRT要件を満たすことが可能である。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 正規化 ,  電流 ,  オーバシュート ,  最適設計 ,  *高速度 ,  電圧 ,  インピーダンス ,  *単相 ,  *フィルタ ,  電圧降下 ,  相互接続 ,  スイッチング ,  故障
準シソーラス用語： 瞬時電圧低下 ,  *LCLフィルタ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： ゲート ,  LCLフィルタ ,  単相 ,  グリッド接続インバータ ,  能力