文献

J-GLOBAL ID：201902268096269901   整理番号：19A2115769

MVMのための効率的なマルチビット誤り耐性設計【JST・京大機械翻訳】

Efficient Multi-Bit Error Tolerant design for MVM

著者 (4件)： Hitesh P G (Department of Electronics and Communication Engineering, Amrita School of Engineering, Bengaluru, India) ,  Venkatesh Pasam (Department of Electronics and Communication Engineering, Amrita School of Engineering, Bengaluru, India) ,  Thirumal Reddy P Sai (Department of Electronics and Communication Engineering, Amrita School of Engineering, Bengaluru, India) ,  Vinodhini M. (Department of Electronics and Communication Engineering, Amrita School of Engineering, Bengaluru, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： ICECA  ページ： 24-28  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： マトリックスベースの計算は,多くの日々のシステムを実行するための典型的な方法である。特に,行列ベクトル乗算は,広範囲の現代の問題に対する解を提供するために実装されている。本論文で提案した研究は,行列ベクトル乗算の結果に存在する誤差を検出し,位置決めすることである。行列ベクトル乗算において,計算は並列に実行される。カテゴリー的に,本研究は,計算結果における基礎となる故障を同定するために,チェック和,線形二値符号化技術を用いる機構を提供することを目的とした。必要な数学的定式化を導き,行列ベクトル乗算に対する効率的な多重ビット誤り耐性の影響を推定するための設計を合成した。行列ベクトル乗算に対するマルチビット誤り耐性は,単一ビット誤り耐性と比較して電力最適化により達成されることに注目した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *乗算 ,  定式化 ,  線形性 ,  ベクトル
準シソーラス用語： バイナリコード ,  *誤り耐性 , 【Automatic Indexing@JST】

分類 (3件)： 図形・画像処理一般  (JE04010I) ,  光通信方式・機器  (ND10000B) ,  パターン認識  (JE07000S)

タイトルに関連する用語 (3件)： マルチビット ,  誤り耐性 ,  設計