文献

J-GLOBAL ID：201902271417322864   整理番号：19A2699687

von Neumannボトルネックを緩和するための単一ステージRISC-Vプロセッサ【JST・京大機械翻訳】

A Single-Stage RISC-V Processor to Mitigate the Von Neumann Bottleneck

著者 (8件)： Kanamoto Toshiki (Hirosaki University, Aomori, Japan) ,  Fukushima Masami (Uno Laboratories, Ltd.) ,  Kitagishi Koichi (Uno Laboratories, Ltd.) ,  Nakayama Seijin (Uno Laboratories, Ltd.) ,  Ishihara Hideki (AQUAXIS TECHNOLOGY) ,  Kasai Koki (Hirosaki University, Aomori, Japan) ,  Kurokawa Atsushi (Hirosaki University, Aomori, Japan) ,  Imai Masashi (Hirosaki University, Aomori, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： MWSCAS  ページ： 1085-1088  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,von Neumannアーキテクチャの一部として,プログラムメモリから命令レジスタへの命令により引き起こされるスループットに関する主要な制約を軽減するマイクロプロセッサを提案した。提案したプロセッサは,命令レジスタにラッチすることなくメモリから命令を直接読み出す。それは,パイプラインに匹敵する効率的な単段操作を実現することを可能にした。著者らは,RISC-V命令セットアーキテクチャを用いてプロセッサを実装することにより,提案した構成の有効性を実験的に示した。パイプラインを置き換えて,提案したプロセッサは,多くの条件付きブランチを持つ組込みシステムを含むアプリケーションにおいてさえも,効率を確実に維持する。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *RISCマシン ,  応用プログラム ,  スループット ,  レジスタ ,  組込みシステム ,  *演算プロセッサ ,  記憶装置 ,  命令セット ,  有効性 ,  マイクロプロセッサ ,  計算機アーキテクチャ
準シソーラス用語： 指令 , 【Automatic Indexing@JST】

分類 (2件)： パターン認識  (JE07000S) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： ボトルネック ,  緩和 ,  ステージ ,  RISC ,  プロセッサ