文献

J-GLOBAL ID：201902295592345289   整理番号：19A2923468

ICチップインターポーザ上に実装された焼結フェライト薄板ノイズ抑制装置【JST・京大機械翻訳】

Sintered Ferrite Thin Plate Noise Suppressor Mounted on IC Chip Interposer

著者 (8件)： Yamaguchi Masahiro (Tohoku University,New Industry Creation Hatchery Center,Sendai,Japan) ,  Takahashi Akihiro (Tohoku University,New Industry Creation Hatchery Center,Sendai,Japan) ,  Miyazawa Yasunori (Tohoku University,New Industry Creation Hatchery Center,Sendai,Japan) ,  Watanabe Koh (Graduate School of System Informatics Kobe University,Graduate School of Science, Technology and Innovation,Kobe,Japan) ,  Jike Kosuke (Graduate School of System Informatics Kobe University,Graduate School of Science, Technology and Innovation,Kobe,Japan) ,  Tanaka Satoshi (Graduate School of System Informatics Kobe University,Graduate School of Science, Technology and Innovation,Kobe,Japan) ,  Miura Noriyuki (Graduate School of System Informatics Kobe University,Graduate School of Science, Technology and Innovation,Kobe,Japan) ,  Nagata Makoto (Graduate School of System Informatics Kobe University,Graduate School of Science, Technology and Innovation,Kobe,Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： EMC COMPO  ページ： 231-233  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： NiCuZnスピネルフェライト粒子を50μm厚さの板に焼結し,IC金型とその間に実装し,10GHzまでの電磁雑音抑制器としてのそれらの適合性を調べた。5.2g/cm3の密度を有する50μm厚のY型ヘキサフェライト板は,7GHzで0.27の高さの性能指数,損失/ピンを示した。試験フェライト板は,新しく開発された予備組立技術を用いてICチップとインターポーザの間に埋め込まれた。これにより,オンチップ伝導雑音を抑制し,無線通信チャネルにおいて4~17dBの近傍電界放出に対応することができた。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 適応性 ,  電界放出 ,  *雑音 ,  薄板 ,  通信チャネル ,  性能指数 ,  *焼結 ,  *フェライト ,  スピネル
準シソーラス用語： ワイヤレス ,  オンチップ ,  ヘキサフェライト ,  電磁雑音 ,  *インターポーザ ,  *ICチップ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (8件)： ICチップ ,  インターポーザ ,  実装 ,  焼結 ,  フェライト ,  薄板 ,  ノイズ ,  抑制装置