メモリ保護回路及びメモリ保護方法

発明者：
出願人/特許権者：
代理人 (1件)：家入健
公報種別：公開公報
出願番号（国際出願番号）：特願2018-100185
公開番号（公開出願番号）：特開2019-204382
出願日： 2018年05月25日
公開日（公表日）： 2019年11月28日
要約：

【課題】複数の仮想マシン間の共通のメモリを介したデータの受け渡しを速やかに行うのに適したメモリ保護回路及びメモリ保護方法を提供する。【解決手段】メモリ保護回路1は、ハイパーバイザHV1によって管理される複数の仮想マシンVM1〜VMnのうち何れかの仮想マシンのIDが格納された第1ID格納レジスタ112と、複数の仮想マシンVM1〜VMnのうち、第1ID格納レジスタ112に格納されたIDの仮想マシンに対して、メモリM1へのアクセスを許可するアクセス判定回路12と、仮想マシンVM1〜VMnのうち何れかの仮想マシンのIDが格納された第2ID格納レジスタ113と、仮想マシンVM1〜VMnのうち、第2ID格納レジスタ113に格納されたIDの仮想マシンに対して、第1ID格納レジスタ112に格納されたIDの書き換えを許可するID更新制御回路15と、を備える。【選択図】図1

請求項（抜粋）：

ハイパーバイザによって管理される複数の仮想マシンのうち何れかの仮想マシンのID(Identification)が格納された第1ID格納レジスタと、前記複数の仮想マシンのうち、前記第1ID格納レジスタに格納されたIDの仮想マシンに対して、メモリへのアクセスを許可するアクセス判定回路と、前記複数の仮想マシンのうち何れかの仮想マシンのIDが格納された第2ID格納レジスタと、前記複数の仮想マシンのうち、前記第2ID格納レジスタに格納されたIDの仮想マシンに対して、前記第1ID格納レジスタに格納されたIDの書き換えを許可するID更新制御回路と、を備えた、メモリ保護回路。

IPC (2件)：

G06F 12/14 , G06F 9/455

FI (2件)：

G06F12/14 510E , G06F9/455 150

Fターム (4件)：

5B017AA01 , 5B017BA02 , 5B017BB02 , 5B017CA01

引用特許：

審査官引用 (4件)

マルチコアシステム
公報種別：公開公報出願番号：特願2008-099788 出願人：トヨタ自動車株式会社
メモリ保護回路、処理装置、およびメモリ保護方法
公報種別：公開公報出願番号：特願2012-104579 出願人：ルネサスエレクトロニクス株式会社
装置のセキュリティを改良した集積回路
公報種別：公表公報出願番号：特願2007-547756 出願人：エヌエックスピービーヴィ

全件表示

前のページに戻る