特許
J-GLOBAL ID：201903005739423591
積層セラミック電子部品の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (2件)：
大森 純一
, 千葉 絢子
公報種別：公開公報
出願番号（国際出願番号）：特願2018-055675
公開番号（公開出願番号）：特開2019-169588
出願日： 2018年03月23日
公開日（公表日）： 2019年10月03日
要約：
【課題】積層シートの切断面において内部電極間の短絡不良を防止することが可能な積層セラミック電子部品の製造方法を提供する。【解決手段】積層セラミック電子部品の製造方法は、内部電極が形成された複数のセラミックシートを第1方向に沿って順に積層し、かつ各セラミックシートを積層する度に上記各セラミックシートを上記第1方向と平行でかつ逆向きの第2方向に加圧することで、上記第1方向に向いた第1主面と、上記第2方向に向いた第2主面と、を有する積層シートが作製される。上記第1主面から切断刃を挿入して上記積層シートを切断することで、上記内部電極が露出した切断面を有する積層チップが作製される。上記積層チップの上記切断面にサイドマージン部が形成される。【選択図】図12
請求項（抜粋）：
内部電極が形成された複数のセラミックシートを第1方向に沿って順に積層し、かつ各セラミックシートを積層する度に前記各セラミックシートを前記第1方向と平行でかつ逆向きの第2方向に加圧することで、前記第1方向に向いた第1主面と、前記第2方向に向いた第2主面と、を有する積層シートを作製し、
前記第1主面から切断刃を挿入して前記積層シートを切断することで、前記内部電極が露出した切断面を有する積層チップを作製し、
前記積層チップの前記切断面にサイドマージン部を形成する
積層セラミック電子部品の製造方法。
IPC (1件)：
FI (5件)：
H01G4/30 311A
, H01G4/30 311F
, H01G4/30 517
, H01G4/30 512
, H01G4/30 201N
5E001AB03
, 5E001AD02
, 5E001AE01
, 5E001AE02
, 5E001AE03
, 5E001AF06
, 5E001AH01
, 5E001AH05
, 5E001AH06
, 5E001AJ02
, 5E082AA01
, 5E082AB03
, 5E082BC36
, 5E082EE04
, 5E082EE26
, 5E082EE35
, 5E082FF05
, 5E082FG04
, 5E082FG26
, 5E082FG46
, 5E082FG54
, 5E082GG10
, 5E082GG28
, 5E082JJ03
, 5E082JJ23
, 5E082LL03
出願人引用 (11件)
全件表示
審査官引用 (11件)
全件表示
前のページに戻る
