特許

J-GLOBAL ID：201903006052168440

導電構造及び薄膜トランジスタアレイパネルの製造方法

発明者： リン シンフワー ,  シイ ポリ ,  カォ イチョン ,  ウォン チャンチュン ,  チャン ウェイチ ,  ウ イウェ
出願人/特許権者： 鴻富錦精密工業(深▲セン▼)有限公司 ,  鴻海精密工業股▲ふん▼有限公司
代理人 (1件)： TRY国際特許業務法人
公報種別：公表公報
出願番号（国際出願番号）：特願2018-536254
公開番号（公開出願番号）：特表2019-503587
出願日： 2016年12月10日
公開日（公表日）： 2019年02月07日
要約：

本発明は、導電構造及び薄膜トランジスタアレイパネルの製造方法に関するものである。基板上に導電構造を提供する方法であって、基板上には下サブレイヤが設置され、前記下サブレイヤはインジウム及び亜鉛を含む導電金属酸化物材料を含み、底部サブレイヤ中のインジウム及び亜鉛の含有量は基本的に第一インジウムと亜鉛の含有率を定義し、前記下サブレイヤの露出された表面上で第一次水素処理を行って、その中に水素含有量を導入し、前記下サブレイヤ上には中間サブレイヤが設置され、前記中間サブレイヤは金属材料を含み、前記中間サブレイヤ上には上サブレイヤが設置され、前記上サブレイヤはインジウム及び亜鉛を含む導電金属酸化物材料を含み、前記上サブレイヤ中のインジウム及び亜鉛の含有量は基本的に、前記第一インジウムと亜鉛の含有量率より小さい第二インジウムと亜鉛の含有量率を定義し、及び前記多層導電構造がパターン化されて、複合側面エッチングプロファイルを形成する。

請求項（抜粋）：

基板上に導電構造を提供する方法であって、 前記基板上には下サブレイヤが設置され、前記下サブレイヤはインジウム及び亜鉛を含む導電金属酸化物材料を含み、前記底部サブレイヤ中のインジウム及び亜鉛の含有量は基本的に第一インジウムと亜鉛の含有率を定義し、 前記下サブレイヤの露出された表面上に第一次水素処理を行って、その中に水素含有量を導入し、 前記下サブレイヤ上には中間サブレイヤが設置され、前記中間サブレイヤは金属材料を含み、 前記中間サブレイヤ上には上サブレイヤが設置され、前記上サブレイヤはインジウム及び亜鉛を含む導電金属酸化物材料を含み、前記上サブレイヤ中のインジウム及び亜鉛の含有量は基本的に、前記第一インジウムと亜鉛の含有率が小さい第二インジウムと亜鉛の含有率を定義し、及び 前記多層導電構造はパターン化されて、複合側面エッチングプロファイルが形成されることを特徴とする基板上に導電構造を提供する方法。

IPC (5件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 21/28 ,  H01L 29/41 ,  H01L 29/417

FI (11件)：

H01L29/78 616U ,  H01L29/78 616T ,  H01L29/78 616K ,  H01L29/78 618B ,  H01L29/78 616V ,  H01L29/78 627C ,  H01L21/28 E ,  H01L21/28 301B ,  H01L21/28 301R ,  H01L29/44 S ,  H01L29/50 M

Fターム (77件)：

4M104AA01 ,  4M104AA03 ,  4M104AA08 ,  4M104AA09 ,  4M104BB02 ,  4M104BB04 ,  4M104BB05 ,  4M104BB06 ,  4M104BB07 ,  4M104BB08 ,  4M104BB09 ,  4M104BB13 ,  4M104BB14 ,  4M104BB16 ,  4M104BB18 ,  4M104BB36 ,  4M104CC01 ,  4M104DD33 ,  4M104DD37 ,  4M104DD64 ,  4M104DD81 ,  4M104EE03 ,  4M104EE16 ,  4M104EE17 ,  4M104FF06 ,  4M104FF13 ,  4M104GG09 ,  4M104GG14 ,  4M104HH13 ,  4M104HH16 ,  5F110AA01 ,  5F110AA03 ,  5F110AA26 ,  5F110BB01 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD05 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE07 ,  5F110EE42 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110FF27 ,  5F110FF29 ,  5F110GG01 ,  5F110GG02 ,  5F110GG06 ,  5F110GG12 ,  5F110GG13 ,  5F110GG15 ,  5F110GG25 ,  5F110GG43 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK07 ,  5F110HK18 ,  5F110HK22 ,  5F110HK32 ,  5F110HK33 ,  5F110HK42 ,  5F110HM03 ,  5F110NN02 ,  5F110NN03 ,  5F110NN23 ,  5F110NN24 ,  5F110NN35 ,  5F110QQ05

引用特許：

審査官引用 (5件)

• 薄膜トランジスタ表示板
  公報種別：公開公報   出願番号：特願2014-244005   出願人：三星ディスプレイ株式會社
• 薄膜トランジスタ表示板及びその製造方法
  公報種別：公開公報   出願番号：特願2005-074685   出願人：サムスンエレクトロニクスカンパニーリミテッド
• 薄膜トランジスタ表示板及びその製造方法
  公報種別：公開公報   出願番号：特願2007-258396   出願人：三星電子株式会社
• 薄膜トランジスタ、薄膜トランジスタパネル、及びこれらを製造する方法
  公報種別：公開公報   出願番号：特願2011-263718   出願人：三星電子株式会社
• 不揮発性メモリ素子を有する装置
  公報種別：公開公報   出願番号：特願2010-250711   出願人：株式会社半導体エネルギー研究所