特許
J-GLOBAL ID：201903006150219800

素子基板、記録ヘッド、記録装置、及び素子基板の製造方法

発明者：
菅野 英雄

菅野 英雄 について

, 
平山 信之

平山 信之 について

, 
佐久間 貞好

佐久間 貞好 について


出願人/特許権者：
キヤノン株式会社

キヤノン株式会社 について


代理人 (6件)： 大塚 康徳 ,  大塚 康弘 ,  高柳 司郎 ,  木村 秀二 ,  下山 治 ,  永川 行光
公報種別：公開公報
出願番号（国際出願番号）：特願2018-160602
公開番号（公開出願番号）：特開2019-072999
出願日： 2018年08月29日
公開日（公表日）： 2019年05月16日
要約：
【課題】温度検知感度を大幅に向上させるためには、記録素子の直下に絶縁膜を介して配置した温度検知素子と記録素子との距離をできるだけ短くすることが望ましいが、記録素子と温度検知素子の距離が層間絶縁膜の厚さで制限されてしまう。【解決手段】配線層と記録素子の層の中間層に温度検知素子を設けた多層構造の素子基板において、第1の層間絶縁膜の上に形成された温度検知素子と配線層を第1の層間絶縁膜を貫通した第1の導体プラグで接続する。また、第1の層間絶縁膜の上に形成された第2の層間絶縁膜の上に形成された記録素子と配線層を第1の層間絶縁膜と第2の層間絶縁膜2とを貫通した第2の導体プラグ2で接続する。このような構成で素子基板を製造することにより、記録素子と温度検知素子との間の層間絶縁膜の厚さを薄く形成することができ、温度検知素子の感度を向上させることができる。【選択図】 図4
請求項（抜粋）：
多層構造の素子基板であって、 基体と、 前記基体の表面の側に形成された配線層と、 前記配線層を覆う第1の層間絶縁膜と、 前記第1の層間絶縁膜の表面に形成された温度検知素子と、 前記第1の層間絶縁膜を貫通し、前記温度検知素子と前記配線層のうちの温度検知素子用の配線とを電気的に接続する第1の電気接続部材と、 前記温度検知素子の表面及び前記第1の層間絶縁膜の前記表面に形成された第2の層間絶縁膜と、 前記基体の前記表面に直交する方向から見て少なくとも一部が前記温度検知素子と重なる位置に配置され、前記第2の層間絶縁膜の表面に形成された電気熱変換素子と、 少なくとも前記第2の層間絶縁膜を貫通し、前記電気熱変換素子と前記配線層のうちの電気熱変換素子用の配線とを電気的に接続する第2の電気接続部材とを有することを特徴とする素子基板。
IPC (2件)：
B41J 2/14 ,  B41J 2/16
FI (5件)：
B41J2/14 ,  B41J2/14 201 ,  B41J2/14 611 ,  B41J2/16 507 ,  B41J2/16 501
Fターム (12件)：
2C057AF93 ,  2C057AF99 ,  2C057AG99 ,  2C057AK20 ,  2C057AL25 ,  2C057AL40 ,  2C057AN01 ,  2C057AN05 ,  2C057AP32 ,  2C057AP47 ,  2C057AP52 ,  2C057AP53
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM