特許
J-GLOBAL ID：201903012922682314
抵抗変化型半導体メモリ素子及びそれを用いた不揮発性スイッチング装置、並びに抵抗変化型半導体メモリ素子の製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人前田特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2018-026649
公開番号（公開出願番号）：特開2019-145603
出願日： 2018年02月19日
公開日（公表日）： 2019年08月29日
要約：
【課題】抵抗変化型半導体メモリ素子において、フォーミング処理をなくすことができ、また、MOS構造を採用でき、電極材料に高価な金属を用いないようにする。【解決手段】抵抗変化型半導体メモリ素子は、半導体層11と、該半導体層11の上に設けられた金属酸化物を含む絶縁層12と、半導体層11と絶縁層12との間に形成され、金属酸化物を構成する金属元素と半導体層を構成する半導体元素との金属化合物からなるシード領域13と、絶縁層12の上に設けられ、金属からなる上部電極14とを備えている。上部電極14と半導体層11との間に、所定の電圧を印加することにより、上部電極14と半導体層11との間の電気抵抗が低抵抗状態と高抵抗状態とに変化する抵抗スイッチング現象が発現し、該抵抗スイッチング現象を発現するためのフォーミング処理が不要である。【選択図】図1
請求項（抜粋）：
半導体層と、
前記半導体層の上に設けられた金属酸化物を含む絶縁層と、
前記半導体層と前記絶縁層との間に形成され、前記金属酸化物を構成する金属元素と前記半導体層を構成する半導体元素との金属化合物からなるシード領域と、
前記絶縁層の上に設けられ、金属からなる上部電極とを備え、
前記上部電極と前記半導体層との間に、所定の電圧を印加することにより、前記上部電極と前記半導体層との間の電気抵抗が低抵抗状態と高抵抗状態とに変化する抵抗スイッチング現象が発現し、
前記抵抗スイッチング現象を発現するためのフォーミング処理が不要である抵抗変化型半導体メモリ素子。
IPC (4件)：
H01L 21/823
, H01L 27/105
, H01L 45/00
, H01L 49/00
H01L27/105 448
, H01L45/00 Z
, H01L49/00 Z
5F083FZ10
, 5F083GA05
, 5F083JA02
, 5F083JA35
, 5F083JA36
, 5F083MA06
, 5F083MA16
, 5F083MA19
, 5F083PR21
, 5F083PR22
