特許
J-GLOBAL ID：201903016560275303

画素回路および表示装置

発明者：
山本 哲郎

山本 哲郎 について


出願人/特許権者：
株式会社JOLED

株式会社JOLED について


代理人 (1件)： 特許業務法人つばさ国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2018-029573
公開番号（公開出願番号）：特開2019-144453
出願日： 2018年02月22日
公開日（公表日）： 2019年08月29日
要約：
【課題】発光輝度のばらつきを低減することの可能な画素回路および表示装置を提供する。【解決手段】本開示の一実施の形態に係る画素回路は、駆動トランジスタのゲート-ソース間電圧を駆動トランジスタの閾値電圧に近づける補正動作を行う際の駆動トランジスタのゲート電圧を制御する第1スイッチングトランジスタと、駆動トランジスタの、発光素子側の第1端子と、書き込みトランジスタの、駆動トランジスタ側の第2端子との間の導電パスに設けられた第2スイッチングトランジスタとを備えている。この画素回路は、さらに、駆動トランジスタのゲートと、第1端子との間の導電パスに設けられた第1保持容量と、駆動トランジスタのゲートと、第2端子との間の導電パスに設けられた第2保持容量とを備えている。【選択図】図2
請求項（抜粋）：
発光素子に流れる電流を制御する駆動トランジスタと、 前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、 前記駆動トランジスタのゲート-ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行う際の前記駆動トランジスタのゲート電圧を制御する第1スイッチングトランジスタと、 前記駆動トランジスタの、前記発光素子側の第1端子と、前記書き込みトランジスタの、前記駆動トランジスタ側の第2端子との間の導電パスに設けられた第2スイッチングトランジスタと、 前記駆動トランジスタのゲートと、前記第1端子との間の導電パスに設けられた第1保持容量と、 前記駆動トランジスタのゲートと、前記第2端子との間の導電パスに設けられた第2保持容量と を備えた 画素回路。
IPC (5件)：
G09G 3/323 ,  G09G 3/20 ,  H01L 27/32 ,  H01L 51/50 ,  G09F 9/30
FI (8件)：
G09G3/3233 ,  G09G3/20 611H ,  G09G3/20 624B ,  G09G3/20 642A ,  G09G3/20 670J ,  H01L27/32 ,  H05B33/14 A ,  G09F9/30 365
Fターム (54件)：
3K107AA01 ,  3K107BB01 ,  3K107CC33 ,  3K107EE03 ,  3K107EE57 ,  3K107HH05 ,  5C080AA06 ,  5C080BB05 ,  5C080DD05 ,  5C080DD29 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080KK02 ,  5C080KK07 ,  5C080KK43 ,  5C080KK47 ,  5C094AA04 ,  5C094BA03 ,  5C094BA27 ,  5C094CA19 ,  5C094DB04 ,  5C094HA08 ,  5C380AA01 ,  5C380AB06 ,  5C380AC07 ,  5C380AC08 ,  5C380AC09 ,  5C380AC11 ,  5C380AC12 ,  5C380BA38 ,  5C380BA39 ,  5C380BB02 ,  5C380BD02 ,  5C380CA12 ,  5C380CB01 ,  5C380CB16 ,  5C380CB17 ,  5C380CC03 ,  5C380CC04 ,  5C380CC06 ,  5C380CC07 ,  5C380CC27 ,  5C380CC30 ,  5C380CC33 ,  5C380CC39 ,  5C380CC64 ,  5C380CC66 ,  5C380CD024 ,  5C380CD026 ,  5C380DA02 ,  5C380DA06 ,  5C380DA47
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM