特許

J-GLOBAL ID：201903016566300709

磁気トンネル接合素子を備える磁気メモリの製造方法

発明者： 伊藤 顕知 ,  遠藤 哲郎 ,  池田 正二 ,  佐藤 英夫 ,  大野 英男 ,  三浦 貞彦 ,  丹羽 正昭 ,  本庄 弘明
出願人/特許権者： 国立大学法人東北大学
代理人 (1件)： 特許業務法人 英知国際特許事務所
公報種別：再公表公報
出願番号（国際出願番号）：JP2017030682
公開番号（公開出願番号）：WO2018-043377
出願日： 2017年08月28日
公開日（公表日）： 2018年03月08日
要約：

高い素子性能を有する磁気トンネル接合素子を備える磁気メモリを簡単に製造可能な磁気メモリの製造方法を提供する。磁気トンネル接合素子を備える磁気メモリの製造方法は、電極層が設けられた基板に、第1磁性層と第2磁性層との間に非磁性層を備えた磁性膜を形成する工程と、真空中で第1磁性層又は第2磁性層の膜面垂直方向に磁界を印加した状態で、第1処理温度でアニール処理を行う磁場中アニール処理工程と、磁気トンネル接合素子を形成する工程と、磁気トンネル接合素子を保護する保護膜を形成する保護膜形成工程と、保護膜形成工程の後に、保護膜が形成された基板に対して、磁気メモリの構成要素を形成する、熱履歴を伴う形成工程と、アニール処理室にて、真空中又は不活性ガス中、磁場非印加状態で、基板に対して、第1処理温度よりも低い第2処理温度でアニール処理を施す磁場非印加アニール処理工程と、を有する。

請求項（抜粋）：

磁気トンネル接合素子を備える磁気メモリの製造方法であって、 電極層が設けられた基板に、第1磁性層と第2磁性層との間に非磁性層が配置された磁性膜を形成する工程と、 前記基板に対して、真空中で前記第1磁性層又は第2磁性層の膜面垂直方向に磁界を印加した状態で、第1処理温度でアニール処理を行う磁場中アニール処理工程と、 前記基板に形成された前記磁性膜にエッチング処理を施して所定のパターンの磁気トンネル接合素子を形成する工程と、 前記基板に形成された前記磁気トンネル接合素子を保護する保護膜を形成する保護膜形成工程と、 前記保護膜形成工程の後に、前記保護膜が形成された基板に対して、磁気メモリの構成要素を形成する、熱履歴を伴う形成工程と、 アニール処理室にて、真空中又は不活性ガス中、磁場非印加状態で、前記基板に対して、前記第1処理温度よりも低い第2処理温度でアニール処理を施す磁場非印加アニール処理工程と、を有することを特徴とする 磁気トンネル接合素子を備える磁気メモリの製造方法。

IPC (4件)：

H01L 43/12 ,  H01L 43/08 ,  H01L 21/823 ,  H01L 27/105

FI (3件)：

H01L43/12 ,  H01L43/08 Z ,  H01L27/105 447

Fターム (31件)：

4M119AA17 ,  4M119AA19 ,  4M119BB01 ,  4M119DD17 ,  4M119DD33 ,  4M119DD45 ,  4M119EE22 ,  4M119EE27 ,  4M119FF05 ,  4M119FF06 ,  4M119FF14 ,  4M119FF17 ,  4M119FF19 ,  4M119JJ09 ,  4M119JJ12 ,  4M119JJ15 ,  5F092AA08 ,  5F092AA11 ,  5F092AB08 ,  5F092AC12 ,  5F092AD23 ,  5F092BB23 ,  5F092BB34 ,  5F092BB35 ,  5F092BB36 ,  5F092BB37 ,  5F092BB43 ,  5F092BC04 ,  5F092CA08 ,  5F092CA25 ,  5F092GA05